CAS Before RAS Refresh Counter Test - это фиктивное чтение или реальное
Вот у DRAM чипов памяти есть такой режим чтения ( в документации - тестирования на предмет поддержки CBR Refresh ),
когда за циклом CBR-обновления следует цикл чтения (записи). Прочитал в одной статье, что такой цикл чтения "фиктивный". Никто не в курсе, это реальные данные (соответствующие защелкнутому адресу) или данные, где в качестве RowAddres выступает значение внутреннего счетчика регенераций?
Есть или где-нибудь более подробная документация на тему?
Ответить с цитированием
Размещение рекламы на форуме способствует его дальнейшему развитию 
