ПЛИС и всё что с ними связано

[zebest]

ты заголовок модуля делаешь неверно. В VHDL и в Verilog-e совершенно разный синтаксис. с моей т.з.
Первые 4 строка наверное можно через параметр

//VGA
parameter
FREQ = 25200000,
FS = 48000,
CTS = 25200,
N = 6144;

а дальше

hdmi HDMI1(
.I_CLK_VGA (clk_40MHz),
.I_CLK_TMDS (clk_200MHz),
.I_HSYNC (1'b0),
.I_VSYNC (1'b0),
.I_BLANK (1'b0),
.I_RED (1'b0),
.I_GREEN (1'b0),
.I_BLUE (1'b0));

ну попробуй так. или проект куда нибудь)
да, только в скобочках не нули, а реальные сигналы пропиши