ПЛИС и всё что с ними связано

[dosikus]

Дык на HDMI подается вга клок и тдмс клок.
40 MHz это тактовая вга исходя из таймингов 800x600@60Hz где пикселклок должен быть 40MHz а на тдмс надо подавать в 5 раз выше, тобишь 200

- - - Добавлено - - -

Bolt, сразу говорю , что это создание некого полигона/дебагера для изучения FPGA в целом а в частности реализаций переферии подключенной к реверсU16.

[Bolt]

Да, действительно PLL не может выдать 200 и 140, тогда VCO получается 1400 МГц, по даташиту максимум 1300.
140 "лишняя". 125, 200, 40 - может. А лучше выходы PLL не занимать, а взять с него, допустим, 200, 300, 240, и поделить на сколько надо.

Bolt, сразу говорю , что это создание некого полигона/дебагера для изучения FPGA в целом а в частности реализаций переферии подключенной к реверсU16.

Ну, ок. Я вон тоже себе полигон строю

[dosikus]

Ага, а вот эти деления внесут задержки и метастабильность , так?

[omercury]

Ага, а вот эти деления внесут задержки и метастабильность , так?

Именно, поэтому с PLL надо брать по максимуму, для того оно и сделано.
Тем более всё равно они уже есть.

[Bolt]

Вот тут не понял. Что, если взять с PLL две разных частоты и завести на два триггера, то автоматически избавимся от метастабильности?
Картинку с "плывущей" фазой двух синхросигналов относительно друг друга рисовать или сами представите?

[omercury]

Выходы PLL синхронизируются от VCO, поэтому и идут без задержек относительно друг друга, в отличие от триггеров, которые имеют свои задержки.
Вот тур по-русски структура выходов есть на картинке для лучшего понимания.
http://www.naliwator.narod.ru/CIII_01_05_2.pdf

[Advertiser]

[Bolt]

Для лучшего понимания чего?

[dosikus]

Взлетело так :

hdmi #(
.FREQ(5200000),
.FS(48000),
.CTS(25200),
.N(6144))
HDMI1 (
.I_CLK_VGA (clk_40MHz),
.I_CLK_TMDS (clk_200MHz),
.I_HSYNC (1'b0),
.I_VSYNC (1'b0),
.I_BLANK (1'b0),
.I_RED (1'b0),
.I_GREEN (1'b0),
.I_BLUE (1'b0));

Параметры с именем сущности , провода в экземпляре.


omercury, Как пересчитать частоты под тактовую 125МГц - раз, а два в VGA генераторе нет I_BLANK...

- - - Добавлено - - -

Сейчас общее выглядит так:





Модуль випсан так.

hdmi #(
.FREQ(5200000),
.FS(48000),
.CTS(25200),
.N(6144))
HDMI1 (
.I_CLK_VGA (clk_40MHz),
.I_CLK_TMDS (clk_200MHz),
.I_HSYNC (VGA_h_sync),
.I_VSYNC (VGA_v_sync),
.I_BLANK (1'b0),
.I_RED (VGA_Red & VGA_I & VGA_Red & VGA_I & VGA_Red & VGA_I & VGA_Red & VGA_I),
.I_GREEN (VGA_Green & VGA_I & VGA_Green & VGA_I & VGA_Green & VGA_I & VGA_Green & VGA_I),
.I_BLUE ( VGA_Blue & VGA_I & VGA_Blue & VGA_I & VGA_Blue & VGA_I & VGA_Blue & VGA_I),
.O_TMDS (TMDS));

Но чую что-то не так с сигналами RGB , что такое 7'NC-- NOT Connected ?

[Bolt]

.I_RED (VGA_Red & VGA_I & VGA_Red & VGA_I & VGA_Red & VGA_I & VGA_Red & VGA_I),

Это не 8 проводов, это логический элемент "8И". Остальные 7 проводов, естественно, NC.
Провода в пучок собираются фигурными скобками через запятую
I_REG ({VGA_Red, VGA_I, VGA_Red, VGA_I, VGA_Red, VGA_I, VGA_Red, VGA_I}),

[dosikus]

Bolt, спасибо.
Вроде что-то вышло ...



- - - Добавлено - - -

omercury, повесил на I_BLANK 1 - монитор видит сигнал но все черное...