Угу и это то же.
Вообщем счас так :


Код:
module vga_gen 
(         
  input wire clk_50MHz,
  output	wire	[7:0]		TMDS 

);


wire h_sync;
wire v_sync; 
wire picselclock; 
wire hdmi_clock;
wire blank;
wire [7:0] vaddr;


vga_sync  VGA_SYN 
( .clk_in (clk_50MHz), 
  .picselclock(picselclock) , 
  .hdmi_clock(hdmi_clock),
  .vga_hsync (h_sync),
  .vga_vsync (v_sync),
  .disp_enable (blank),
  .v_addr (vaddr)
	);


	
	
 hdmi #(
.FREQ(5200000),
.FS(48000),
.CTS(25200),
.N(6144))
HDMI1 (
.I_CLK_VGA (picselclock),
.I_CLK_TMDS (hdmi_clock),
.I_HSYNC (h_sync),
.I_VSYNC (v_sync),
.I_BLANK (~blank),
.I_RED   ({ vaddr[7:5],  vaddr[7:5],  vaddr[7:6]}),
.I_GREEN ({ vaddr[4:2],  vaddr[4:2],  vaddr[4:3]}),
.I_BLUE ({ vaddr[1:0],  vaddr[1:0],  vaddr[1:0],  vaddr[1:0]}),
.I_AUDIO_PCM_L (1'b0),
.I_AUDIO_PCM_R	(1'b0),
 .O_TMDS	(TMDS)
);



endmodule
Можно продолжать...