ПЛИС и всё что с ними связано

[Ewgeny7]

Добавил.

[Advertiser]

[ZEK]

Вот еще девайс в копилку...
Двухканальный контролер SDRAM, с жесткими таймингами со стороны шины (аля можно работать как с SRAM), и прозрачной регенерацией
Отличительные черты:
- Убивает нафик все преимущества SDRAM
- Со стороны шины выглядит как 2 сихронных однотактных рама
- Регенерации не требует, делается прозрачно
- Частота каналов 7МГц, при частоте SDRAM 112 , команды фиксируются по положительному перепаду клока шины. При подачи команды чтения по следующему
положительному фронту можо забирать данные.
- В принципе возможно один из каналов сделать что бы он работал с SDRAM пакетами по 2 слова (32 бит)
В вложении проект для квартуса 9, sdr_ctr - сам контролер в DE1_TOP тестовый генератор, цифровой индикатор на DE1 выводит колво ошибок если будут такие найденны
- В одном такте нельзя писать и читать из одной банки (A[21:20] - одинаковые)

Короче теперь я знаю SDRAM редкосная гадость если с ней работают девайсы с простыми неконвеерными шинами

[AlexBel]

Есть FPGA Flex EPF6016TC144-3. В даташите не нашел группировку его I/O-линий соответствие их входам питания VCCIO. Часть линий ввода-вывода будет работать на 3.3в, а часть на 5в. Соответственно, часть VCCIO надо посадить на 3.3в, а часть на 5в. Только какие куда?..
Кто-нибудь может помочь информацией?