ПЛИС и всё что с ними связано

[Vslav]

Если вам это интересно, ждем предложения по версии quartus, модельке fpga и конечно проект, который будет использован как бэнч.

Не хотите попробовать реверснутые процессоры 1801?
Квартусы 12.1SP1 (хороший вариант для младших микросхем, наиболее быстрый) и 18.0 для более свежих чипов. Время сборки проектов - порядка минуты на 4770.

[zebest]

Один из популярных сайтов по железу ПК, формирует новый пакет тестов для железа

Quartus 13 для младших, хотя и пятую серию то жи собирает. Проект надо не такой быстрый. Ну не на 2 часа конечно, но минут 5 на не самом слабом проце тестовый проект думаю надо. А в многопоточность вроде только регеНные версии могут
Ну и так, к слову, райзены чет помедленнее интулов в квартусе. Говорят. Вот надо побольше тестов. Где райзены однозначно хуже, я и так знаю. Но тут тоже интересно.
упд-
ну взять проект от Sorgelig-a. Пусть даже тот же проект ZX.
Чем хорошо - у него есть один и тот же проект и под Q13 и под Q18. И под 5-е поколение, не самое старое.
(если они и игры новые будут включать в новый пакет - я бы одну порекомендовал, но АМД-шники заплюют за однозначные результаты не в их пользу. )

[Totem]

Не хотите попробовать реверснутые процессоры 1801?

Почему нет?
Лично я не вижу особого смысла в старых версиях это всеж бенч и многопоток решает. Можно и 2 версии, 13 или 17-18.

Чем хорошо - у него есть один и тот же проект и под Q13 и под Q18. И под 5-е поколение, не самое старое.

можно ссылку?

если они и игры новые будут включать в новый пакет - я бы одну порекомендовал, но АМД-шники заплюют за однозначные результаты не в их пользу. )

Предложите, почему нет, по последним тестам на 5xxx, intel будет страдать. в
Cinebench R20 результаты мягко говоря удручающие. Вполне возможно, чтo rocket lake будут как минимум не ниже.

[zebest]

можно ссылку?

https://github.com/MiSTer-devel/ZX-Spectrum_MISTer
под Q13 и под Q18. можно в принципе много проектов оттуда взять под тест, но не все под Q13 есть.
Если поменьше проект надо - тест памяти там вроде не такой объемный. Есть проекты, которые по часу компилятся даже на приличном железе.
upd: Тест памяти только под Q18.
Под Q13 например еще
https://github.com/MiSTer-devel/BK0011M_MiSTer
как раз на 1801BM1

по последним тестам на 5xxx, intel будет страдать

Возможно, но пока 5xxx официально не вышли. а на том, что есть - любые АМД, даже топовые , сливают безоговорочно даже пред-предыдущим поколениям Интел. Тесты - не тесты (с). Замнем без офтопика. ну или в личку.

Ладно, все равно немного офф-а.

Про страдания Интел.

пару примечаний. Это Игра. Не Старкрафт-2, но тоже процессорнозависимая. Бенч из нее. Не все в синтетику играют лишь.
i5-6400 - это всего лишь 4х ядренник, пятилетней давности.
Если добавят результаты по новым ам-дешкам - могу и обновить таблиЦЦу.
А пока все. Расходимся.

[свернуть]

[JV-Soft]

Так что бы темы не плодить , AMD купил Xilinx
Intel продал часть бизнеса по производству памяти
Nvidia собирается курить ARM

[tank-uk]

Intel продал часть бизнеса по производству памяти

Sk Hynix выкупил все производство флеш памяти , в том числе и 3D-Nand

- - - Добавлено - - -

Nvidia собирается курить ARM

Процесс уже запущен , много производителей подали прошение в Британское правительство , расторгнуть сделку и выкупить государству

[Advertiser]

[zebest]

Объясните на пальцах, как для ААА, разницу между битовой логикой и булевой
Пример на Verilog:

wire a = 1'b0;
assign b = !(~a);
assign c = a;

равно ли в данном случае b=с ??
Или такой фокус только с однобитными сигналами прокатывает, а с многобитными - нет?
Ну и глобально, когда надо использовать "!" а когда "~" ?? Всемда(иногда?) путаюсь

[HardWareMan]

В верилоге разница между ! и ~ следующая:
! - логическое отрицание
~ - бинарное (побитное) инвертирование
Таким образом, ! не всегда равен ~.

[LeoN65816]

ZRCC:

The heart of ZRCC is the EPM7064S CPLD. It contains a 64-byte boot ROM, a buffered shift register that serves as simple serial receiver, and decoding logic.

И ведь компИлится, ворнинги есть, а ошибок нет!
Как? Как в CPLD на 64 макроячейки (64 триггера) автор засунул 64 байта данных??? Как??? Я вижу, что верилогом описана память. Но в этом семействе нет аппаратных блоков памяти...
Это какой-то фантастиш...

HardWareMan, можешь это как-то объяснить?

Лично у меня наступил когнитивный диссонанс...

[Bolt]

Я могу объяснить. "На пальцах".

Это не RAM, а ROM.

N одинаковых байт займут 0 ячеек - выходы просто подключатся к 0 и 1.

16 разных байт займут 8 4-входовых ячеек. На входы подаём "адрес", на выходе каждой ячейки получаем бит "прочитанного" по этому адресу байта.

64 разных байта это комбинационная схема на 6 входов и 8 выходов. Строим её на логических элементах... и внезапно обнаруживаем, что ячеек этак 20-30 ей достаточно.

- - - Добавлено - - -

Ещё примеры:
256 байт от 00 до FF = 0 ячеек, потому что выходы напрямую соединяются со входами.
256 байт от FF до 00 = 8 ячеек, потому что выходы это инвертированные входы.
256 байт 00, среди них один FF - 3 ячейки.