ПЛИС и всё что с ними связано

[aniSKY]

скачал последний t80 softcore Z80, а что нужно грузить из всего этого не догоняю.
подскажите как и что нужно правильно грузить, чтоб потом это скомпилить.

[Advertiser]

[Ewgeny7]

скачал последний t80 softcore Z80, а что нужно грузить из всего этого не догоняю.
подскажите как и что нужно правильно грузить, чтоб потом это скомпилить.

Лучше всего учиться смотря на примеры
Полистай мой проект: http://www.zx.pk.ru/showpost.php?p=259313&postcount=594

---------- Post added at 12:48 ---------- Previous post was at 12:45 ----------

В VHDL требуется для подключения Т80 добавить два блока -
component и port map. Один найдешь вверху головного модуля, второй - внизу.

---------- Post added at 12:51 ---------- Previous post was at 12:48 ----------

Component описывает сам подключаемый модуль, его входы/выходы (как будто описываешь словами микросхему Z80).
Port map описывает КУДА ты подключаешь его выводы. Для того указываешь физические связи его "ног" с сигналами в головном проекте.

[bigral]

MCELL и LE+Тригер можно очень приблежонно считать как 20шт 2И-НЕ

Ну а для сравнения возможностей devboard-ов можно пользоваться соотношением типа:

10 MCELL ~ 17 LE ~ 180 eq. gates ?

[balu_dark]

Только укажи - для каких конфигураций ячеек ты давал эти данные. чтобы можно было пересчитать в случае если ячейка имеет немного другое содержимое ( ну типа там - другое количество тригкров или другая конфигурация логической ячейки) тогда можно будет составить табличку весьма и весьма полезную.

[bigral]

Только укажи - для каких конфигураций ячеек ты давал эти данные...

Это был вопрос к знающим людям. А возник вопрос потому что например часто в прайсах можно найти чип с указанным "обьемом логики" для xillinx в одних а для altera в других (причем разных) единицах. А то что с чем люди сталкиваются в жизни совсем заводит в тупик - один пишет что 500 000 gates на spartan 3e занимает minimig а у других легко влезает в 18000LE

[balu_dark]

аха - тогда сорри . я принял твои слова за утверждение. нет времени - так можно бы было изучить у каких серий какое устройство ячейки. и потом взять условно проект триггера и какого нибудь дешифратора(или мультиплексора) и откомпилить записав данные о количестве использованных ресурсов. а потом составить табличку.

[andrews]

один пишет что 500 000 gates на spartan 3e занимает minimig а у других легко влезает в 18000LE

один и тот же проект с одинаковой оптимизацией?

[balu_dark]

скорее всего про LE речь шла про платы DE1 DE2 на альтере но в той реализации ко всему еще встроены софткоре z80 и m68000. поэтому не реально сравнить. а гейты это скорее всего либо И либо ИЛИ элементы.

[bigral]

один и тот же проект с одинаковой оптимизацией?

Нет конечно, если бы речь шла об одном и том же софте (от Алтеры например) то и единицы были бы явно те же самые. В этом конкретном случает речь шла об AlteraDE1 (обьем в LE) и каким-то там бордом на Xilinx Spartan-3E 1200K gates (обьем в gates).

Но как я понял маркетинг, различие самих технологий и различие оптимизаторов в софте разработчика делает сравнение разных ПЛИС между собой очень сложной задачей.

К нашему счастью для спектрума подходят даже самые слабые ПЛИС-ы так что можно брать ту что "новее+дешевле" и все тут, особо не вдаваясь в подробности.

А вот чтоб заменить в своей разработке микроконтроллеры как class... тут уже надо знать какие реально доступны функции и за какие $$$.

[aniSKY]

вот случайно наткнулся на такую табличку:
http://biakom.com/altera/comparing/xilinx -вы это имеете ввиду?
тут еще есть сравнение с другими фирмами:
http://biakom.com/altera/comparing/
авось это то что ищеццо....