ПК8000 - Быстродействие архитектуры. Исследование.

[ivagor]

Расписал те же команды для SCR1/2, все совпадает с растактовками и "правилами"
lda - 20, сходится
Первая команда T1 T2 Tw Tw|T3 T4 T1 T2|Tw Tw Tw Tw|T3 T1 T2 Tw|T3 T1 T2 Tw|T3; подряд T1 T2 Tw|T3 T4 T1 T2|Tw Tw Tw Tw|T3 T1 T2 Tw|T3 T1 T2 Tw|T3
sta - 24, сходится
Первая команда T1 T2 Tw Tw|T3 T4 T1 T2|Tw Tw Tw Tw|T3 T1 T2 Tw|T3 T1 T2 Tw|Tw Tw Tw Tw|T3; подряд T1 T2 Tw|T3 T4 T1 T2|Tw Tw Tw Tw|T3 T1 T2 Tw|T3 T1 T2 Tw|Tw Tw Tw Tw|T3

lhld - 24, сходится
Первая команда T1 T2 Tw Tw|T3 T4 T1 T2|Tw Tw Tw Tw|T3 T1 T2 Tw|T3 T1 T2 Tw|T3 T1 T2 Tw|T3; подряд T1 T2 Tw|T3 T4 T1 T2|Tw Tw Tw Tw|T3 T1 T2 Tw|T3 T1 T2 Tw|T3 T1 T2 Tw|T3
shld - 32, сходится
Первая команда T1 T2 Tw Tw|T3 T4 T1 T2|Tw Tw Tw Tw|T3 T1 T2 Tw|T3 T1 T2 Tw|Tw Tw Tw Tw|T3 T1 T2 Tw|Tw Tw Tw Tw|T3; подряд T1 T2 Tw|T3 T4 T1 T2|Tw Tw Tw Tw|T3 T1 T2 Tw|T3 T1 T2 Tw|Tw Tw Tw Tw|T3 T1 T2 Tw|Tw Tw Tw Tw|T3

call - 32, сходится
Первая команда T1 T2 Tw Tw|T3 T4 T5 T1|T2 Tw Tw Tw|T3 T1 T2 Tw|T3 T1 T2 Tw|Tw Tw Tw Tw|T3 T1 T2 Tw|Tw Tw Tw Tw|T3; подряд T1 T2 Tw|T3 T4 T5 T1|T2 Tw Tw Tw|T3 T1 T2 Tw|T3 T1 T2 Tw|Tw Tw Tw Tw|T3 T1 T2 Tw|Tw Tw Tw Tw|T3

ldax/stax/mov m,r/mov r,m/ani/adi/sui/и т.п. - 12, сходится
Первая команда T1 T2 Tw Tw|T3 T4 T1 T2|Tw Tw Tw Tw|T3; подряд T1 T2 Tw|T3 T4 T1 T2|Tw Tw Tw Tw|T3

pop/ret/mvi m,/jmp/inr m/dcr m - 16, сходится
Первая команда T1 T2 Tw Tw|T3 T4 T1 T2|Tw Tw Tw Tw|T3 T1 T2 Tw|T3; подряд T1 T2 Tw|T3 T4 T1 T2|Tw Tw Tw Tw|T3 T1 T2 Tw|T3

mvi m,/inr m/dcr m - 20, сходится
Первая команда T1 T2 Tw Tw|T3 T4 T1 T2|Tw Tw Tw Tw|T3 T1 T2 Tw|Tw Tw Tw Tw|T3; подряд T1 T2 Tw|T3 T4 T1 T2|Tw Tw Tw Tw|T3 T1 T2 Tw|T3 Tw Tw Tw Tw|T3

Rcond Y - 16, сходится
Первая команда T1 T2 Tw Tw|T3 T4 T5 T1|T2 Tw Tw Tw|T3 T1 T2 Tw|T3; подряд T1 T2 Tw|T3 T4 T5 T1|T2 Tw Tw Tw|T3 T1 T2 Tw|T3

push/rst - 20, сходится
Первая команда T1 T2 Tw Tw|T3 T4 T5 T1|T2 Tw Tw Tw|T3 T1 T2 Tw|Tw Tw Tw Tw|T3; подряд T1 T2 Tw|T3 T4 T5 T1|T2 Tw Tw Tw|T3 T1 T2 Tw|Tw Tw Tw Tw|T3

xthl - 36, сходится
Первая команда T1 T2 Tw Tw|T3 T4 T1 T2|Tw Tw Tw Tw|T3 T1 T2 Tw|Tw Tw Tw Tw|T3 T1 T2 Tw|T3 T1 T2 Tw|Tw Tw Tw Tw|T3 T4 T5; подряд T1 |T2 Tw Tw Tw|T3 T4 T1 T2|Tw Tw Tw Tw|T3 T1 T2 Tw|Tw Tw Tw Tw|T3 T1 T2 Tw|T3 T1 T2 Tw|Tw Tw Tw Tw|T3 T4 T5

in и out проверил 4 возможных варианта соотношения окна доступа к озу и портам, сходится только если эти окна в одинаковом такте цикла, в примере - первом
in - 16, сходится
Первая команда T1 T2 Tw Tw|T3 T4 T1 T2|Tw Tw Tw Tw|T3 T1 T2 Tw|T3; подряд T1 T2 Tw|T3 T4 T1 T2|Tw Tw Tw Tw|T3 T1 T2 Tw|T3
out - 20, сходится
Первая команда T1 T2 Tw Tw|T3 T4 T1 T2|Tw Tw Tw Tw|T3 T1 T2 Tw|Tw Tw Tw Tw|T3; подряд T1 T2 Tw|T3 T4 T1 T2|Tw Tw Tw Tw|T3 T1 T2 Tw|Tw Tw Tw Tw|T3

Отмечу, что in/out для SCR0/UNDOC сходятся только в случае если окно порта через один такт позже окна озу (иначе говоря окно озу в следующем такте после окна порта), как показано в предыдущем посте. Возможно есть другое объяснение, но без анализа ПЛМ и/или временных диаграмм мы этого не узнаем.