Вопрос не совсем понял. Да, в DRAM есть режим CBR, при котором работает внутренний независимый счетчик строк (row). По включению он принимает случайное значение и в случае задействовования режима CBR инктриментируется в цикле. Почитать можно к примеру этот документ: "TECHNICAL NOTE VARIOUS METHODS OF DRAM REFRESH" download.micron.com/pdf/technotes/DT30.pdf
Более развернутую информацию по режимам работы 565РУ5 и 565РУ7 находил в журнале "Микропороцессорные средства и системы" за 1986 год.
Кстати может быть будет интересно, в DRAM счетчик строк имеет на один бит меньше разрядность чем количество строк - в РУ5 он 7-битный (как и количество значащих разрядов регистра R в Z80), в РУ7 он 8-битный. Связано с тем, что блоки памяти микросхем объеденены в группы по 4.