хм...

пытаюсь тут раскурить биты менеджера памяти... тот, который в PE3 под маркировкой DD42 на схеме...

чепуха какая-то получается.

судя по схеме, с 6 ноги NAND элемента DD14:B забирается сигнал /CAS3 для второй половинки "большого" RAM диска (т.е. при добавлении еще одной линейки РУ5, когда у нас в результате получается 122КБ , выделенные под RAM диск и 64 КБ основного поля памяти)
по аналогии с тем, как снимается /CAS2 с 8 ноги другого NAND вентиля этой же микросхемы.
сам CAS сигнал формируется там чуть раньше через триггер DD61:A
однако, разрешения сигнала CAS для обоих половинок RAM диска выбирается PE3 под маркировкой DD42...

и вот если CAS2 там прописан в прошивке довольно часто (это у нас бит D7 PE3). то CAS3 там мелькает всего два раза.
ровно тогда, когда адресный системный сигнал A15 поднят в 1....

но тогда получается , что процессор до нижних 32 КБ второй половинки RAM диска вообще не сможет никогда достучаться...
и доступ туда возможет будет только через DMA...

ну, или все же , когда считывали ту РЕ3 (DD42) , один бит неправильно считался...