Компьютер "Арго ФВ-6511"

[Mx_Serg]

А вообще кто-то разбирал ПЗУ? Есть мысль сделать переходник для флешки (хоть того же винбонда) и шаг за шагом проверить инициализацию. Но нужно разобраться во всех этих OUTах. Может кто-нить внести комментарии в файл, что я приложил выше? Или такой файл уже есть? Как ни странно, но анализатор мне особо не помог. То, что я выяснил, я, собственно, и раньше знал, а для пошаговой проверки с ПЗУ достаточно и одноканального осциллографа... Ну пусть будет железяка, может пригодится ))

f800 c3d4fb    jp      0fbd4h                       // С этого все начинается
....

fbd4 3e61      ld      a,61h                           // Инициализация... куча разных Out ))
fbd6 d3b9      out     (0b9h),a
fbd8 d3a9      out     (0a9h),a
fbda 3e72      ld      a,72h
fbdc d3a6      out     (0a6h),a
fbde 3eb2      ld      a,0b2h
fbe0 d3a6      out     (0a6h),a
fbe2 3eff      ld      a,0ffh
fbe4 d3a2      out     (0a2h),a
fbe6 3e04      ld      a,04h
fbe8 d3a2      out     (0a2h),a
fbea 3eff      ld      a,0ffh
fbec d3a4      out     (0a4h),a
fbee 3e01      ld      a,01h
fbf0 d3a4      out     (0a4h),a
fbf2 af        xor     a
fbf3 d3c4      out     (0c4h),a
fbf5 3e4f      ld      a,4fh
fbf7 d3c0      out     (0c0h),a
fbf9 3ed8      ld      a,0d8h
fbfb d3c0      out     (0c0h),a
fbfd 3e99      ld      a,99h
fbff d3c0      out     (0c0h),a
fc01 3ede      ld      a,0deh
fc03 d3c0      out     (0c0h),a
fc05 3ee0      ld      a,0e0h
fc07 d3c4      out     (0c4h),a
fc09 3e80      ld      a,80h
fc0b d3e8      out     (0e8h),a
fc0d 3eb0      ld      a,0b0h
fc0f d3e4      out     (0e4h),a
fc11 3ef7      ld      a,0f7h
fc13 d3e4      out     (0e4h),a
fc15 3ecf      ld      a,0cfh
fc17 d3e5      out     (0e5h),a
fc19 3e87      ld      a,87h
fc1b d3e5      out     (0e5h),a
fc1d 3ec3      ld      a,0c3h
fc1f 320000    ld      (0000h),a
fc22 323800    ld      (0038h),a
fc25 2133fd    ld      hl,0fd33h
fc28 220100    ld      (0001h),hl
fc2b 223900    ld      (0039h),hl
fc2e 3192f7    ld      sp,0f792h
fc31 af        xor     a
fc32 2193f7    ld      hl,0f793h
fc35 47        ld      b,a
fc36 cde7f8    call    0f8e7h

....

f8e7 70        ld      (hl),b                          // Этот цикл отрабатывает
f8e8 23        inc     hl
f8e9 bc        cp      h
f8ea 20fb      jr      nz,0f8e7h
f8ec eb        ex      de,hl
f8ed c9        ret     

...

fc39 217ef7    ld      hl,0f77eh                    // Сюда мы должны были бы вернуться... Или нет?
fc3c 229bf7    ld      (0f79bh),hl
fc3f 11b0f7    ld      de,0f7b0h
fc42 2104ff    ld      hl,0ff04h
fc45 010600    ld      bc,0006h
fc48 edb0      ldir    
fc4a eb        ex      de,hl
fc4b cde4f8    call    0f8e4h

UPD: Вот и первая польза от анализатора - доказан факт того, что в регистр ИР26 ничего даже не пытается записываться. А без этого CAS на ОЗУ не появится (он идет через сложную цепочку триггер - дешифратор, которую я еще до конца не распутал). Вопрос - имеет ли место в выделенном фрагменте инициализация ИР26? По логике она должна иметь место, так как загружается регистр стека и идет заполнение памяти...

UPD2: Дешифратор портов ввода вывода на РЕ3 включает определенные ноги на все OUT в листинге, кроме первых двух. Нога, активирующая запись в ИР26 при инициализации не срабатывает. Может быть такое, что порт b9h (a9h) - это и есть регистр записи конфигурации ИР26? Либо все-таки ее здесь и не должно происходить?

[Advertiser]

[Mx_Serg]

Итак спрашивали - отвечаем. Да, первые две команды должны писать в регистр конфигурации и да, они не пишут, ибо потекли РЕ-шки. Дешифрация по устройствам идет фактически по трем линиям - A0, A5, A6 + "модифицированный" /IORQ. По A3 и A4 уточняется, в какой регистр идет запись и сам факт записи в регистр параллельно открывает регистр на чтение, если активен шестой бит ШД. Еще потекла РЕшка в синхрогенераторе (какая из двух - непонятно ибо они объединены по выходам монтажным ИЛИ и логика там непростая). Поясняющие схемы приложу чуть позднее. Нужно их в третий раз перерисовать )) Нужны прошивки... Эти РЕ сыпятся прямо на ходу - в процессе экспериментов приходится часто включать - выключать и на ходу "отвалился" еще один вывод синхрогенератора.

[Mx_Serg]

Для уточнения предмета обсуждения выкладываю пару черновиков. Пояснения СAS1, RAS1 - стробы ОЗУ знакогенератора, CAS2, RAS2 - рабочего на момент запуска ОЗУ, подтяжки не все показаны. В рабочем ОЗУ вход закорочен на выход и все висит на ШД, ОЗУ знакогенератора подцепляется к шине через регистры.

Фрагмент регистра конфигурации
[IMG][/IMG]

Синхрогенератор
[IMG][/IMG]

Нумерация микросхем справа-налево, сверху-вниз через дробь.
Предположительно неисправную ROM обозвал IOsel - 4 сигнал. В синхрогенераторе бардак на сигнале 6 (2КП12 мультиплексоров ОЗУ знакогенератора)

Прилеплю фото платы и сюда


Может имеет смысл сдуть эту РЕ3 (D16), снять прошивку и выяснить, почему не срабатывает 4 сигнал? Там есть еще два сигнала, на входе, которые теоретически его могут блокировать но они, по идее, активируются только после программирования регистра конфигурации т.е. в исходном при включении состоянии блокировать запись не должны. Жаль только, что вероятность "добить" РЕшку при выпайке довольно высокая...
По синхрогенератору глюк следующий - импульсы формируются пачками с промежутками. Так вот в промежутках наблюдается редкое срабатывание, не имеющее никакой системы. Все это на сигнале 6.

Да, забыл уточнить - на верхней ПЗУ D12 синхрогенератора есть следы ремонта. Другой производитель и оторвана контактная площадка внутри. Но ремонт был, скорее всего, в условиях завода, так как наклейка выполнена в одном стиле с остальными.

[Andrey_Korabelev]

Не получится иголкой от шприца(кончик затупить) отсоединить входы и /CS(15) ПЗУек от контактных площадок, либо только /CS и выходы счетчика ИЕ17? Ну либо дорожки порезать. После этого можно с помощью проводков в статике посмотреть содержание каждой ячейки каждой из ПЗУ. За одно проверить перед этим обязательно что при обеих отключенных РЕ3 их выходы находятся в высоком импедансе(никто другой своим входом не "садит").

[Mx_Serg]

ИЕ17 отсоединить можно. Но 13, 14 и CS придется "поднимать". Уж лучше тогда их осторожненько сдуть и снять программатором через переходник... Кстати, а в базе TL866 что-нить похожее с OK есть? Еще снял диаграммы анализатором:

https://cloud.mail.ru/public/ETAx/v1rZNXAmT

Программа для просмотра доступна на http://www.qdkingst.com/download/vis

argo_boot - Шина данных и IORQ при загрузке. По IORQ видно OUT'ы из листинга выше.
D16, D16 I2low - ПЗУ, дешифратор ввода-вывода (второй файл при нуле на I2)
Sync_D11, Sync_D12 - ПЗУ синхрогенератора
ID4Input - вход дешифратора.

Немного по раскладке адресов D16:

На пачку D4 реагирует CS ВТ57
На D5 - ВГ75
На D7 и D0 - ВИ53

а ВВ51 не реагирует ни на один OUT при инициализации
как и регистр конфигурации

UPD: Поправил ссылку. Файл архива оказался битый

[Andrey_Korabelev]

А что на входах РЕ3 синхрогенератора? Эти диаграммы есть?

[Mx_Serg]

Есть. Sync_D11, Sync_D12 - ПЗУ синхрогенератора I - входы, D - выходы.

UPD: Но на данный момент все-же интереснее, почему ничего не пишется в регистр конфигурации. Глючащие сигналы синхрогенератора, вроде, не должны влиять на основное ОЗУ. Пробовал принудительно при старте кратковременно подтягивать сигнал 4 D16 (IOSEL) к земле - появляется CAS и на выходе регистра формируется некая комбинация, но так как я подсаживаю сигнал не в нужное время - естественно выполняется непонятно что )) При этом комбинация на дешифраторе (диаграмма тоже приложена) говорит о том, что если разрешить его работу с D16 - ОЗУ должно включиться (по состоянию ШД и ША).

[Andrey_Korabelev]

Какие идеи насчет двух входов IOSEL(тех что не ША)? А если из ЛА8(или диода) и логики сделать функциональную замену неработающему разряду, для тестов? только все хорошо проверить, чтоб не оказалось одновременно выбрано несколько устройств(на выдачу, т.е. на чтение процом). Хотя если тактовую не снимать не должны пожечь друг друга, но все же...

[Mx_Serg]

Какие идеи насчет двух входов IOSEL(тех что не ША)?

Х.З. Нужно еще разбираться. Они оба зависят от регистра конфигурации. Если предположить, что туда пишется по старту 0x61 т.е. 0100 на выходах ИР26 сверху-вниз по схеме, то состояние I2 идет в 1 т.е весь ввод-вывод идет на устройства (как и нужно при инициализации), а так как бит D6 ШД активен - должно включиться ОЗУ.
Да, а cочетание в нуле обеих входов IOSEL I1 и I2 вообще выключает дешифрацию. Но вообще строить предположения на основе, возможно, неисправной м/сх сложно. В принципе, можно примерно прикинуть, какой должна быть прошивка, но смущает дублирование D0 и D7 на выходах IOSEL. Не уверен, что так нужно... Надо еще схему "пожевать" ))

[Mx_Serg]

По тексту прошивки имеются ссылки на порты регистра конфигурации ИР 26

a1h, a9h и b9h
Порт b1 (A4-1 A5-0), как я понимаю, не используется.

Пишется в эти регистры явно либо 61h, либо 63h, но есть еще одна процедура, которая выжидая изменение бита D4 в порту e8h (таймера?) устанавливает порт a1h в некое значение. Точка входа в процедуру задана одним из JP (JP fa36) вначале (10 строка), но на нее я прямого выхода не нашел. Значит ли это, что этот JP вызывается неким внешним источником, либо командой CP/M (или эмулятором спектрума) Интересно, что туда пишется в этом случае?

По тому, что снял анализатором есть почти все комбинации (28 из 32), но не совсем понятно, нужно ли разрешать порт ИР26 при 0 в I2 IOSEL (при 1 - очевидно, нужно). Если запретить - то есть вероятность, что комп может не вернуться из некоего режима до выключения питания. С другой стороны - может так и нужно?
Вообще на форуме довольно много владельцев таких компов. Неужели никто не снял прошивки? Я то со своей кривой снять могу - но лучше иметь оригинал. Запустить комп в режиме монитора, скорее всего, можно будет, но там еще есть и другие режимы - и как оно себя в них поведет (и как было задумано разработчиками) - догадаться сложно.