При портировании на de1-soc столкнулся с плавающим дефектом - показывает только примерно треть или четверть левой части экрана (с портом на de2-115 проблем не было).
Менял фрагмент
Код:
            if hcnt = 32 then                hsync <= '0';
            elsif hcnt = 90 then                hsync <= '1';
на
Код:
            if hcnt>=32 and hcnt<90 then hsync <= '0';
            else hsync <= '1';
и такой вариант в ряде случаев показывает всю ширину.
Смущает надпись про бету в spets_fpga.vhd
-- Spetsialist_MX_FPGA beta version --
-- 31/01/2012
Может есть окончательный вариант, а я, как уже было с орионом, плюхаюсь с промежуточным?