Цитата Сообщение от Keeper Посмотреть сообщение
Ну так там написано что данные защелкиваются задним фронтом сигнала DS... Что тут не ясно?
Ситуация - РВ высокое, приходит строб ДС. Часы выдают данные на шину (куда, кстати, проц также пытается выпихнуть свои данные в цикле записи). Сигнал WR с процессора меняет уровень на "0" (типа, запись). Что произойдет? Х.З.
В том же шите пишется, что направление передачи данных определяется часами при переднем фронте ДС по состоянию РВ. А РВ в таком случае ВСЕГДА будет на переднем фронте ДС равным "1". Вот в чем затыка...