Цитата Сообщение от AlecV Посмотреть сообщение
Коллеги, вариант IDE на 8255 получается довольно медленный, т.к. сигналы WR/RD на шине IDE генерятся программно. Где-то я видел вариант, когда один из портов 8255 работает в режиме 1 и тогда сигналы на "дочерней" шине (т.е. IDE) генерятся автоматически при записи/чтении со стороны процессора. Это экономит несколько десятков тактов в цикле считывания блока и следовательно сильно быстрее. Ссылку увы потерял.

P.S. Нагуглил что-то похожее:

http://8bit.yarek.pl/interface/yamod...55/ide8255.txt
Вполне возможно. Надо разобраться. Но можно порты IDE положить на память, без ВВ55. Можно поставить регистры с защелками для данных, и обращаться к IDE системными WR/RD. Может быть хватит и одного регистра для защелкивания, к примеру, старшего байта, а младший напрямую. Но без WAIT не обойтись.
Первые IDE имели 8/16-битный режим данных - было проще.