Орион-128: Контроллер IDE

[Error404]

Ничего не путаешь?

   Порт  FB       - УПРАВЛЕНИЕ  ПРЕРЫВАНИЯМИ  И  ДИСПЕТЧЕРОМ:

   D7     D6     D5     D4     D3     D2     D1     D0
   !      !      !      !      !      !      !      !
   MZ    INT    XMEM   RZRV   BS1    BS0    SS1    SS0
   !      !      !      !      !      !      !      !
   !      !      !      !      !      !      !______!____ SEGMENT SELECT
   !      !      !      !      !______!__________________ BANK SELECT
   !      !      !      !
   !      !      !      !________ РЕЗЕРВ ДЛЯ BANK SELECT (ВСЕГДА = 0)
   !      !      !_______________ FULL RAM MEMORY (ПРИ D5=1  0-FFFF - ОЗУ)
   !      !______________________ INT ENABLE (ПРИ D5=0 ЗАПРЕЩЕНЫ)
   !_____________________________ DISPATCHER OFF (ПРИ D7=1 ОТКЛЮЧЕН !)

- - - Добавлено - - -

Биты D7 и D5 должны заменять собой аналогичную функциональность порта 0Ah при включении режима совместимости O-128, т.е. их тоже надо коммутировать и инвертировать при необходимости.

а, да, ошибся. Бит D5 - это fullram (0000...FFFF - всё ОЗУ). Такой функционал уже есть в режиме ПРО, и бит D5 даже записывается в D111, надо будет только чтобы этот функционал включался еще и при "O-128"=1 && FB.D5=1. Причем если следовать из описания логики работы этого узла, уже сейчас "O-128" туда заводится - работа схемы fullram им блокируется. А надо что fullram блокировалась сигналом {"O-128"=1 && FB.D5=0}. Т.е. еще несколько лог. элементов И/ИЛИ добавится. Вообще, fullRAM был реже востребован (диспетчер 16к чаще), но конечно сделать не помешало бы.

- - - Добавлено - - -

ВОт только на схеме ПРО я вообще не нахожу цепи, относящейся к fullram - это сигнал 1С7, а ножка ВВ55 порта 0Ah.D6 по схеме вообще в воздухе висит. Похоже, схема какая-то промежуточная. Как при этом компы то ваши заработали? Чудом каким-то.
Призываю в тему BYTEMAN-а! У него вроде авторский распечатанный альбом схем был "продажного" качества. D80 вывод 11 (наш сигнал 1С7) по ней куда идет?