Орион-128: Перспективы развития

[Black_Cat]

Это который 74LS125 (555лп8)

я понимаю, но на схеме U5C. Ты его имел ввиду, говоря о U5A?

---------- Post added at 20:44 ---------- Previous post was at 20:41 ----------

Наверное D0-D6 это ШД (было бы логично).

я не просто так спрашиваю.. это может и не быть шиной данных процессора.. по крайней мере из приведённого фрагмента этого однозначно не определить.

---------- Post added at 20:51 ---------- Previous post was at 20:44 ----------

Q3-Q7 похоже идут на еще один буфер (кто-то же должен обеспечить перевод в Z-состояние).

а вот это не факт.. эти разряды могут быть однонаправленными и просто идти на входы какого-нибудь устройства. А вот если на входах D0-D7 U18 действительно шина данных процессора, то получается что сигнал MISO идёт через шинник U5C на эту шину, и читается в цикле RD с D7 шины. Т.е. всё происходит судя по всему так как ты описал выше: записывается MOSI, и тут же, без смены адреса читается MISO.