Вид для печати
Для лучшего видения пичка сделал задержку на триггерах в 5 нс для моделирования.Цитата:
Сообщение от Titus
https://pic.maxiol.com/thumbs2/15991...iterarereg.png
- - - Добавлено - - -
Диаграмма совпала с рисунком, если вход 1 у элемента Н65.1 сделать инверсным, ну и задержать RPLY на PPU.
- - - Добавлено - - -
https://pic.maxiol.com/thumbs2/15991...terarereg2.png
Хм... на первый взгляд оптимизированная схема не отличается от оригинального реверса. Придется сравнивать с фоткой кристалла, но это не раньше следующей недели я смогу только сделать, так как на даче, огород и все такое. Так что пока оставь так, как есть, тем более, что раритетные регистры не используются вообще. Для совместимости они должны быть, но пока можно и без них все остальное тестировать.Цитата:
Сообщение от Ynicky
Еще обнаружил несовпадение диаграммы WRITE PLANE ADDRESS. Сигнал LATCH_DATA в 136й у меня совпадает с сигналом CAS как по положению, так и по длительности. Хотя тесты записи/чтения в/из планы/ов проходят.
https://pic.maxiol.com/thumbs2/15992...aneaddress.png
А где несовпадение? DC_LATCH на моей диаграмме совпадает с CAS.Цитата:
Сообщение от Ynicky
Тогда что за сигнал (136)A_D_LATCH в 032й rev43?Цитата:
Сообщение от Titus
Очевидно, это CC_WRITE_PLANE_ADR по которому с шин A и D защелкивается адрес планов в регистрах PLANE_ADR_L и PLANE_ADR_H.Цитата:
Сообщение от Ynicky
Он самый, и длительность совпала с диаграммой в 136й.Цитата:
Сообщение от Titus
@Vslav, обратил внимание, что схема ветвлений тоже не должна работать в статике. Правда, подробно еще не разбирался, но похоже, PLM ветвлений чисто динамическая.
Рассматривал счетчик таймаута в ВМ2, получилось, что TOUT срабатывает на 53-м тике /F1, а TINIT на 511-тике. Интересно, так ли это в реальности.
У меня в описании 1801ВМ2 тоже было указано, что RPLY ждёт 54 такта. Информация бралась здесь, раздел [Отличия от 1806ВМ2]. Так как этот счётчик используется и для ожидания RPLY, и для формирования INIT, то в ТО на 1801ВМ2 сказано, что активная фаза сигнала INIT равна 105 периодам CLCI, делим на два, где-то 53 и есть. Но в том же ТО сказано, что RPLY процессор ждёт 64 такта. Ну а 511, так и должно быть, счётчик 9-разрядный.Цитата:
Сообщение от Titus