Там ещё важно, что после минуса стоит. Это, судя по даташиту, время доступа в наносекундах. Есть -8,-10,-20.Цитата:
Сообщение от ivagor
Вид для печати
Там ещё важно, что после минуса стоит. Это, судя по даташиту, время доступа в наносекундах. Есть -8,-10,-20.Цитата:
Сообщение от ivagor
-10TLI, это я по памяти
У меня тоже 10нс.
но у тебя наверно 61LV25616AL
Угу.
Не поленился, взял лупу и посмотрел ещё раз: у меня точно такая-же!Цитата:
Сообщение от zebest
Принципиальное отличие ED - она с ECC. Продолжаю пропагандировать идею, что причина неработоспособности проектов, использующих "простой" (неаккуратный) доступ к SRAM именно в этом.Цитата:
Сообщение от zebest
Выслал.Цитата:
Сообщение от zebest
Будем искоренять :)Цитата:
Сообщение от ivagor
zebest, поздравляю!
Побаловался СпиналТапом, основные моменты стали понятны, но запустить стабильный SDRAM only так и не смог.
Также спиналтап помог увидеть, что доступ к SRAM (в проекте SRAM+internal RAM) у меня реально не 2 такта, а группами по несколько доступов по 2 такта, т.к. сигналы чтения и записи от процессора длинные. Этот странный вариант работает хорошо.
Попытался организовать другой контроллер, который читал или писал бы один раз на каждое обращение проца. По спиналтапу все ОК, а стабильной работы не получается.
Про то, что такое использование микроконтроллера существенно усложняет разработку и ограничивает разработчика уже предупреждали. Проблема частично решается с помощью специально разработанной библиотеки процедур для МК под разные задачи со стороны FPGA.Цитата:
Сообщение от zebest