Не понимаю о чём речь.
Когда проц настроен на вывод по ШД, он командует уровнями, когда он переходит в режим чтения, то сигналом "DBIN" меняет направление передачи у ВА86, и тот подаёт инфу на ШД процессора с "внешних" источников.
Ни какого "чистого HiZ", нет ни в какой момент времени (кроме переходных процессов) на ШД подключенной к процессору. С обратной стороны ВА86, да, но там и резюки-подтяжки есть, для описанных ситуаций, типа вектора прерывания и отсутствия устройства с которого запрашивают данные.
- - - Добавлено - - -
А если использовать TXS, то нужно предусмотреть для неё обвязку из резисторов подтяжки (ведь выяснили, что в схеме их нет) ?
Со стороны ПЛИС понятно, там свои включить можно, а со стороны платы, скорее всего, не стоит надеяться только на входы TTL?

