Это не программа, это отдельные команды, каждая из которых дает неоднозначный результат.Цитата:
Сообщение от MiX
Я выкладывал тест который некоторые из таких особенностей проверяет.Код:MOV R0,(R0)+ ;010020
MOV R1,-(R1) ;010141
JMP (R2)+ ;000122
MOV PC,LABEL ;010767 XXXXXX
Когда будет запуск RSX на ментеке?
Интересно посмотреть на результат ACF :)
---------- Post added at 14:03 ---------- Previous post was at 13:16 ----------
И результат IOSCAN (или команды MAP загрузчика) интересен...
А есть образ с НХ драйвером?Цитата:
Сообщение от form
МАР есть в биусе, пойдет?Цитата:
Сообщение от form
Нет и не может быть - во-первых драйвера нету, во-вторых HX убивает даже функционал RT-11, а в рамках RSX это будет прост смерть системе :)Цитата:
Сообщение от MiX
Подойдет, хотя обзывать BIOSом язык не поворачивается тем более что общего просто ничего ни в привычном плане ни терминологически :)Цитата:
Сообщение от MiX
---------- Post added at 23:02 ---------- Previous post was at 23:00 ----------
Могу сделать образ RSX с фиксированными в нем нужными задачами с загрузкой из под RT-11 -- я так делал в начале опытов на ДВК-4, разбивая легенту о нерабочести RSX-11 на ВМ3 (а равно и о нерабочести 22бит на ВМ3 [о которой я впрочем тогда не слышал]), только ACF придется переделать - он составной и пишет/читает в/из файла - придется или переделать.
form, Ассоциации остались... :) (по поводу биуса)
Я в этой системе не разбираюсь...Цитата:
Сообщение от form
Не, у меня таких ассоциаций нет. И форматирование в современном понятии никак не ассоциируется с форматированием :)Цитата:
Сообщение от MiX
form, Не надо всё лепить в одну кучу.
Про биус правда накосячил. :) Имелось ввиду BIOS.
>Я в этой системе не разбираюсь...
Это относится к цитате про RSX.
Mentec M1
Код:Memory Map
Starting at Ending at
00000000 17757776
17772100 17772100
17772200 17772376
17772516 17772516
17773000 17773776
17776500 17776526
17777520 17777520
17777546 17777546
17777560 17777566
17777572 17777676
17777744 17777752
17777766 17777766
17777772 17777772
17777776
Получается так:Регистров поменьше чем у меня ;)Код:172100 Memory CSR
172200-172276 Supervisor I and D PDR/PAR's
172300-172376 Kernel I and D PDR/PAR's
172516 MMR3
173000-173776 CPU ROM
176500-176506 DLV11
176510-176516 DLV11
176520-176526 DLV11
177520 BCSR
177546 Clock CSR
177560-177566 DLV11
177572-177576 MMR0, MMR1, MMR2
177600-177676 User I and D PDR/PAR's
177744-177752 MSER, CCR, MREG, Hit/Miss
177766 CPU Error
177772 PIRQ
177776 PSW
Надо диск какой-нибудь :)
Тест на плате МС1201.02 (старый вариант на РУ6)Цитата:
Сообщение от Patron
RUN TDIV1
Тестирование правильности выполнения команд процессора:
Команда деления (частичный тест):
DIV (even) - OK
.RUN TDIV2
PSW[000] ; R0[000000] ; R1[000000] ; R2[000000] >>> DIV R2,R0 >>>
PSW[003] ; R0[000000] ; R1[000000]
PSW[000] ; R0[177777] ; R1[177777] ; R2[000000] >>> DIV R2,R0 >>>
PSW[003] ; R0[177777] ; R1[177777]
PSW[000] ; R0[100000] ; R1[000000] ; R2[177777] >>> DIV R2,R0 >>>
PSW[002] ; R0[100000] ; R1[000000]
PSW[000] ; R0[177774] ; R1[000000] ; R2[177774] >>> DIV R2,R0 >>>
PSW[002] ; R0[177774] ; R1[000000]
PSW[000] ; R0[177774] ; R1[000000] ; R2[000004] >>> DIV R2,R0 >>>
PSW[002] ; R0[177774] ; R1[000000]
PSW[000] ; R0[000004] ; R1[000000] ; R2[000004] >>> DIV R2,R0 >>>
PSW[002] ; R0[000004] ; R1[000000]
PSW[000] ; R0[177776] ; R1[177776] ; R2[177774] >>> DIV R2,R0 >>>
PSW[000] ; R0[040000] ; R1[177776]
PSW[000] ; R0[000002] ; R1[000002] ; R2[177774] >>> DIV R2,R0 >>>
PSW[010] ; R0[100000] ; R1[000002]
PSW[000] ; R0[177776] ; R1[177776] ; R2[000004] >>> DIV R2,R0 >>>
PSW[010] ; R0[140000] ; R1[177776]
PSW[000] ; R0[000002] ; R1[000002] ; R2[000004] >>> DIV R2,R0 >>>
PSW[002] ; R0[000002] ; R1[000002]
PSW[000] ; R0[000000] ; R1[000000] ; R2[000000] >>> DIV R2,R1 >>>
PSW[003] ; R0[000000] ; R1[000000]
PSW[000] ; R0[177777] ; R1[177777] ; R2[000000] >>> DIV R2,R1 >>>
PSW[003] ; R0[177777] ; R1[177777]
PSW[000] ; R0[100000] ; R1[100000] ; R2[177777] >>> DIV R2,R1 >>>
PSW[002] ; R0[100000] ; R1[100000]
PSW[000] ; R0[177776] ; R1[177776] ; R2[177774] >>> DIV R2,R1 >>>
PSW[000] ; R0[177776] ; R1[040000]
PSW[000] ; R0[000002] ; R1[000002] ; R2[177774] >>> DIV R2,R1 >>>
PSW[010] ; R0[000002] ; R1[100000]
PSW[000] ; R0[177776] ; R1[177776] ; R2[000004] >>> DIV R2,R1 >>>
PSW[010] ; R0[177776] ; R1[140000]
PSW[000] ; R0[000002] ; R1[000002] ; R2[000004] >>> DIV R2,R1 >>>
PSW[002] ; R0[000002] ; R1[000002]