Добыл лет 15-10 назад, работая вместе с теми людьми, кто делали ВМ1, 2.Цитата:
Сообщение от cpg
Вид для печати
Добыл лет 15-10 назад, работая вместе с теми людьми, кто делали ВМ1, 2.Цитата:
Сообщение от cpg
А не могли-бы Вы привести маалекнький кусочек той схемы в качестве примера? Просто интересна как схемы первоисточник рисовал.Цитата:
Сообщение от Titus
- - - Добавлено - - -
У Сергея Фролова есть экземпляры. Если уболтать его - может и поделится.Цитата:
Сообщение от Vslav
Скачайте доки по приведенной выше ссылке, там все есть)Цитата:
Сообщение от cpg
Извеняюсь, слепой.
Я думал, что у Вас потранзисторный вариант есть.Цитата:
Сообщение от Titus
Есть вопрос по PCAD2004.
Если я хочу удалить все NETs, то почему он автоматом удаляет часть дорожек, причем произвольно, а большинство не трогает? Вот если мне надо удалить пару цепей, например в которых есть закоротка, то как быть? Мне проще удалить все цепи и по новой прогрузить нетлист.
Я так понимаю вопросы касаются редактора печатных плат pcb (потому что в пакете PCAD есть еще схемный редактор sch).Цитата:
Сообщение от cpg
Что понимается под NETs? Если это редактор плат, то там есть три типа объектов, подпадающих под это определение - line, connection, wire.
Line - это просто графика, нарисованная отрезком в каком-либо слое. Когда мы импортировали герберы с прорисованной по фотографии топологии мы получили именно кучки lines
Connection - это тонкая условная линия, показывает что между какими-либо объектами должно быть электрическое соединение через wires, но его в данный момент нет. Имеет имя цепи и включено в нетлист. Если это объект удалить, то нетлист будет изменен - существующая цепь будет разбита на две. Тут надо очень аккуратно удалять, только ПРИ ПОЛНОЙ УВЕРЕННОСТИ что цепь возникла из-за ошибки распознавания топологии
Wire - это Line включенный в цепь. То есть графический объект в слое проводников и уже имеющий электрическое подключение, а не просто картинка.
Насчет "прогрузить нетлист" непонятно, это вообще против хода маршрута. Мы по достоверной топологии pcb восстанавливаем нетлист, а не наоборот, когда корявый нетлист накладывается на достоверную топологию.Цитата:
Сообщение от cpg
именноЦитата:
Сообщение от Vslav
А как ещё проверить, что схема соответствует топологии?
если только сравнивать нетлисты каждый раз.Цитата:
Сообщение от Vslav
"Прогрузить нетлист" - это Utils->Load Netlist - база удаляет свой внутренний список и берет вместо него внешнийЦитата:
Сообщение от cpg
"Сравнить нетлист" - это Utils->Compare Netlist - база сравнивает свой внутренний список с внешним
Немного разные операции как бы.
Почему Вы утверждаете, что "прогрузить" проще (чем что?) и зачем вообще "прогружать" - нипанятна.
- - - Добавлено - - -
В схемном редакторе делаем generate netlist, в редакторе плат делаем compare netlist. Если чего-то не совпадает - редактируем схему. Если ошибки топологии - редактируем плату, и никакой прогрузки.Цитата:
Сообщение от cpg
Да, наверное надо так действовать... Просто с пикадом не каждый день работаю, вот и подзабыл уже. Но всё-равно не понятно, зачем пикад удаляет дорожки при удалении нетлиста (connections)?Цитата:
Сообщение от Vslav
Что понимается под "удалением нетлиста" ? В редакторе pcb нет операции Utils->Delete Netlist.Цитата:
Сообщение от cpg