Особенности процессоров и устройств архитектуры PDP-11. Тесты. Диагностика.

Вид для печати

Показывать 40 сообщений этой темы на одной странице

27.02.2016, 14:41
Patron

.

Тест: TDIV13.SAV - выводит все команды DIV R2,R1, после выполнения которых содержимое PSW отличается от результата на ВМ2.

Файлы: TDIV13.SAV и ODD.DAT должны находиться на устройстве DK:

На модели ВМ2 результат такой:

Код:

.ASS HD3 DK .RUN TDIV13 Тестирование правильности выполнения команд процессора: Команда деления (частичный тест): DIV R2,R1 .

На специально испорченной модели ВМ3 результат такой:

Код:

.ASS HD3 DK .RUN TDIV13 Тестирование правильности выполнения команд процессора: Команда деления (частичный тест): DIV R2,R1 R2/050000 ; R1/177777 >>> DIV R2,R1 >>> CPU PSW/000005 ; VM2 PSW/000004 R2/050000 ; R1/177776 >>> DIV R2,R1 >>> CPU PSW/000011 ; VM2 PSW/000010 R2/050000 ; R1/177775 >>> DIV R2,R1 >>> CPU PSW/000011 ; VM2 PSW/000010 R2/050000 ; R1/177774 >>> DIV R2,R1 >>> CPU PSW/000011 ; VM2 PSW/000010 R2/050000 ; R1/177773 >>> DIV R2,R1 >>> CPU PSW/000011 ; VM2 PSW/000010 R2/050000 ; R1/177772 >>> DIV R2,R1 >>> CPU PSW/000011 ; VM2 PSW/000010 R2/050000 ; R1/177771 >>> DIV R2,R1 >>> CPU PSW/000011 ; VM2 PSW/000010 R2/050000 ; R1/177770 >>> DIV R2,R1 >>> CPU PSW/000011 ; VM2 PSW/000010 R2/050000 ; R1/000007 >>> DIV R2,R1 >>> CPU PSW/000001 ; VM2 PSW/000000 R2/050000 ; R1/000006 >>> DIV R2,R1 >>> CPU PSW/000001 ; VM2 PSW/000000 R2/050000 ; R1/000005 >>> DIV R2,R1 >>> CPU PSW/000001 ; VM2 PSW/000000 R2/050000 ; R1/000004 >>> DIV R2,R1 >>> CPU PSW/000001 ; VM2 PSW/000000 R2/050000 ; R1/000003 >>> DIV R2,R1 >>> CPU PSW/000001 ; VM2 PSW/000000 R2/050000 ; R1/000002 >>> DIV R2,R1 >>> CPU PSW/000001 ; VM2 PSW/000000 R2/050000 ; R1/000001 >>> DIV R2,R1 >>> CPU PSW/000001 ; VM2 PSW/000000 R2/050000 ; R1/000000 >>> DIV R2,R1 >>> CPU PSW/000005 ; VM2 PSW/000004 .
27.02.2016, 15:26
MiX

На ВМ3 результат такой:

Код:

.RUN HX3:TDIV13 CSI Error .AS HX3: DK: .RUN HX3:TDIV13 Тестирование правильности выполнения команд процессора: Команда деления (частичный тест): DIV R2,R1 R2/177777 ; R1/177776 >>> DIV R2,R1 >>> CPU PSW/000012 ; VM2 PSW/000002 R2/177777 ; R1/177775 >>> DIV R2,R1 >>> CPU PSW/000012 ; VM2 PSW/000002 R2/177777 ; R1/177774 >>> DIV R2,R1 >>> CPU PSW/000012 ; VM2 PSW/000002 R2/177777 ; R1/177773 >>> DIV R2,R1 >>> CPU PSW/000012 ; VM2 PSW/000002 R2/177777 ; R1/177772 >>> DIV R2,R1 >>> CPU PSW/000012 ; VM2 PSW/000002 R2/177777 ; R1/177771 >>> DIV R2,R1 >>> CPU PSW/000012 ; VM2 PSW/000002 R2/177777 ; R1/177770 >>> DIV R2,R1 >>> CPU PSW/000012 ; VM2 PSW/000002 R2/177776 ; R1/177776 >>> DIV R2,R1 >>> CPU PSW/000012 ; VM2 PSW/000002 R2/177776 ; R1/177775 >>> DIV R2,R1 >>> CPU PSW/000012 ; VM2 PSW/000002 R2/177776 ; R1/177774 >>> DIV R2,R1 >>> CPU PSW/000012 ; VM2 PSW/000002 R2/177776 ; R1/177773 >>> DIV R2,R1 >>> CPU PSW/000012 ; VM2 PSW/000002 R2/177776 ; R1/177772 >>> DIV R2,R1 >>> CPU PSW/000012 ; VM2 PSW/000002 R2/177776 ; R1/177771 >>> DIV R2,R1 >>> CPU PSW/000012 ; VM2 PSW/000002 R2/177776 ; R1/177770 >>> DIV R2,R1 >>> CPU PSW/000012 ; VM2 PSW/000002 R2/177775 ; R1/177775 >>> DIV R2,R1 >>> CPU PSW/000012 ; VM2 PSW/000002 R2/177775 ; R1/177774 >>> DIV R2,R1 >>> CPU PSW/000012 ; VM2 PSW/000002 R2/177775 ; R1/177773 >>> DIV R2,R1 >>> CPU PSW/000012 ; VM2 PSW/000002 R2/177775 ; R1/177772 >>> DIV R2,R1 >>> CPU PSW/000012 ; VM2 PSW/000002 R2/177775 ; R1/177771 >>> DIV R2,R1 >>> CPU PSW/000012 ; VM2 PSW/000002 R2/177775 ; R1/177770 >>> DIV R2,R1 >>> CPU PSW/000012 ; VM2 PSW/000002 R2/177774 ; R1/177775 >>> DIV R2,R1 >>> CPU PSW/000012 ; VM2 PSW/000002 R2/177774 ; R1/177774 >>> DIV R2,R1 >>> CPU PSW/000012 ; VM2 PSW/000002 R2/177774 ; R1/177773 >>> DIV R2,R1 >>> CPU PSW/000012 ; VM2 PSW/000002 R2/177774 ; R1/177772 >>> DIV R2,R1 >>> CPU PSW/000012 ; VM2 PSW/000002 R2/177774 ; R1/177771 >>> DIV R2,R1 >>> CPU PSW/000012 ; VM2 PSW/000002 R2/177774 ; R1/177770 >>> DIV R2,R1 >>> CPU PSW/000012 ; VM2 PSW/000002 R2/000003 ; R1/177775 >>> DIV R2,R1 >>> CPU PSW/000012 ; VM2 PSW/000002 R2/000003 ; R1/177774 >>> DIV R2,R1 >>> CPU PSW/000012 ; VM2 PSW/000002 R2/000003 ; R1/177773 >>> DIV R2,R1 >>> CPU PSW/000012 ; VM2 PSW/000002 R2/000003 ; R1/177772 >>> DIV R2,R1 >>> CPU PSW/000012 ; VM2 PSW/000002 R2/000003 ; R1/177771 >>> DIV R2,R1 >>> CPU PSW/000012 ; VM2 PSW/000002 R2/000003 ; R1/177770 >>> DIV R2,R1 >>> CPU PSW/000012 ; VM2 PSW/000002 R2/000002 ; R1/177776 >>> DIV R2,R1 >>> CPU PSW/000012 ; VM2 PSW/000002 R2/000002 ; R1/177775 >>> DIV R2,R1 >>> CPU PSW/000012 ; VM2 PSW/000002 R2/000002 ; R1/177774 >>> DIV R2,R1 >>> CPU PSW/000012 ; VM2 PSW/000002 R2/000002 ; R1/177773 >>> DIV R2,R1 >>> CPU PSW/000012 ; VM2 PSW/000002 R2/000002 ; R1/177772 >>> DIV R2,R1 >>> CPU PSW/000012 ; VM2 PSW/000002 R2/000002 ; R1/177771 >>> DIV R2,R1 >>> CPU PSW/000012 ; VM2 PSW/000002 R2/000002 ; R1/177770 >>> DIV R2,R1 >>> CPU PSW/000012 ; VM2 PSW/000002 R2/000001 ; R1/177776 >>> DIV R2,R1 >>> CPU PSW/000012 ; VM2 PSW/000002 R2/000001 ; R1/177775 >>> DIV R2,R1 >>> CPU PSW/000012 ; VM2 PSW/000002 R2/000001 ; R1/177774 >>> DIV R2,R1 >>> CPU PSW/000012 ; VM2 PSW/000002 R2/000001 ; R1/177773 >>> DIV R2,R1 >>> CPU PSW/000012 ; VM2 PSW/000002 R2/000001 ; R1/177772 >>> DIV R2,R1 >>> CPU PSW/000012 ; VM2 PSW/000002 R2/000001 ; R1/177771 >>> DIV R2,R1 >>> CPU PSW/000012 ; VM2 PSW/000002 R2/000001 ; R1/177770 >>> DIV R2,R1 >>> CPU PSW/000012 ; VM2 PSW/000002 R2/000000 ; R1/177777 >>> DIV R2,R1 >>> CPU PSW/000013 ; VM2 PSW/000003 R2/000000 ; R1/177776 >>> DIV R2,R1 >>> CPU PSW/000013 ; VM2 PSW/000003 R2/000000 ; R1/177775 >>> DIV R2,R1 >>> CPU PSW/000013 ; VM2 PSW/000003 R2/000000 ; R1/177774 >>> DIV R2,R1 >>> CPU PSW/000013 ; VM2 PSW/000003 R2/000000 ; R1/177773 >>> DIV R2,R1 >>> CPU PSW/000013 ; VM2 PSW/000003 R2/000000 ; R1/177772 >>> DIV R2,R1 >>> CPU PSW/000013 ; VM2 PSW/000003 R2/000000 ; R1/177771 >>> DIV R2,R1 >>> CPU PSW/000013 ; VM2 PSW/000003 R2/000000 ; R1/177770 >>> DIV R2,R1 >>> CPU PSW/000013 ; VM2 PSW/000003 R2/000000 ; R1/000000 >>> DIV R2,R1 >>> CPU PSW/000007 ; VM2 PSW/000003 .
27.02.2016, 15:40
Alex_K

Цитата:

Сообщение от MiX

На ВМ3 результат такой:

Странно, кстати, некоторые результаты в TDIV10 имели другой результат. Например при делении на ноль нуля и минус единицы флаги N и Z не устанавливались.

- - - Добавлено - - -

Вообще складывается впечатление, что при арифметическом переполнении (ну и делении на ноль, как частном случае) флаги N и Z вообще не трогаются. Надо в тест перед командой DIV поставить команду CCC, и посмотреть, что получиться.
27.02.2016, 17:23
Patron

Цитата:

Сообщение от Alex_K

Вообще складывается впечатление, что при арифметическом переполнении (ну и делении на ноль, как частном случае) флаги N и Z вообще не трогаются.

Так и есть. Когда я изменил модель ВМ3 на такое поведение - контрольные суммы тестов деления нечётного регистра совпали.

Осталось разобраться с делением чётного регистра - там всё сложнее.

- - - Добавлено - - -

В итоге оказалось не слишком сложно.

Тест: TDIV14.SAV - позволит насладиться особенностями выполнения деления чётного регистра процессром 1801ВМ3.

Результат на эмулируемом ВМ3 такой:

Код:

.RUN TDIV14 PSW[017] ; R0[000000] ; R1[000000] ; R2[000000] >>> DIV R2,R0 >>> PSW[017] ; R0[000000] ; R1[000000] PSW[017] ; R0[100000] ; R1[000000] ; R2[000000] >>> DIV R2,R0 >>> PSW[017] ; R0[100000] ; R1[000000] PSW[017] ; R0[100000] ; R1[000000] ; R2[100000] >>> DIV R2,R0 >>> PSW[004] ; R0[000000] ; R1[000000] PSW[017] ; R0[100001] ; R1[000000] ; R2[100001] >>> DIV R2,R0 >>> PSW[004] ; R0[000000] ; R1[000000] PSW[017] ; R0[100001] ; R1[000000] ; R2[077777] >>> DIV R2,R0 >>> PSW[004] ; R0[000000] ; R1[000000] PSW[017] ; R0[177777] ; R1[000000] ; R2[000001] >>> DIV R2,R0 >>> PSW[004] ; R0[000000] ; R1[000000] PSW[017] ; R0[177777] ; R1[000000] ; R2[177777] >>> DIV R2,R0 >>> PSW[004] ; R0[000000] ; R1[000000] PSW[017] ; R0[177776] ; R1[000000] ; R2[000002] >>> DIV R2,R0 >>> PSW[004] ; R0[000000] ; R1[000000] PSW[017] ; R0[177776] ; R1[000000] ; R2[177776] >>> DIV R2,R0 >>> PSW[004] ; R0[000000] ; R1[000000] PSW[017] ; R0[133334] ; R1[000000] ; R2[044444] >>> DIV R2,R0 >>> PSW[004] ; R0[000000] ; R1[000000] PSW[017] ; R0[133334] ; R1[000000] ; R2[133334] >>> DIV R2,R0 >>> PSW[004] ; R0[000000] ; R1[000000]

- - - Добавлено - - -

Особенно вдохновляет деление на 1, дающее в результате 0.
27.02.2016, 17:29
Alex_K

Цитата:

Сообщение от Patron

Тест: TDIV14.SAV - позволит насладиться особенностями выполнения деления чётного регистра процессром 1801ВМ3.

А на реальном 1801ВМ2 такой:

Код:

.TDIV14 PSW[017] ; R0[000000] ; R1[000000] ; R2[000000] >>> DIV R2,R0 >>> PSW[003] ; R0[000000] ; R1[000000] PSW[017] ; R0[100000] ; R1[000000] ; R2[000000] >>> DIV R2,R0 >>> PSW[003] ; R0[100000] ; R1[000000] PSW[017] ; R0[100000] ; R1[000000] ; R2[100000] >>> DIV R2,R0 >>> PSW[002] ; R0[100000] ; R1[000000] PSW[017] ; R0[100001] ; R1[000000] ; R2[100001] >>> DIV R2,R0 >>> PSW[002] ; R0[100001] ; R1[000000] PSW[017] ; R0[100001] ; R1[000000] ; R2[077777] >>> DIV R2,R0 >>> PSW[002] ; R0[100001] ; R1[000000] PSW[017] ; R0[177777] ; R1[000000] ; R2[000001] >>> DIV R2,R0 >>> PSW[002] ; R0[177777] ; R1[000000] PSW[017] ; R0[177777] ; R1[000000] ; R2[177777] >>> DIV R2,R0 >>> PSW[002] ; R0[177777] ; R1[000000] PSW[017] ; R0[177776] ; R1[000000] ; R2[000002] >>> DIV R2,R0 >>> PSW[002] ; R0[177776] ; R1[000000] PSW[017] ; R0[177776] ; R1[000000] ; R2[177776] >>> DIV R2,R0 >>> PSW[002] ; R0[177776] ; R1[000000] PSW[017] ; R0[133334] ; R1[000000] ; R2[044444] >>> DIV R2,R0 >>> PSW[002] ; R0[133334] ; R1[000000] PSW[017] ; R0[133334] ; R1[000000] ; R2[133334] >>> DIV R2,R0 >>> PSW[002] ; R0[133334] ; R1[000000]
27.02.2016, 17:38
MiX

На ВМ3 результат такой:

Код:

.RUN TDIV14 PSW[017] ; R0[000000] ; R1[000000] ; R2[000000] >>> DIV R2,R0 >>> PSW[017] ; R0[000000] ; R1[000000] PSW[017] ; R0[100000] ; R1[000000] ; R2[000000] >>> DIV R2,R0 >>> PSW[017] ; R0[100000] ; R1[000000] PSW[017] ; R0[100000] ; R1[000000] ; R2[100000] >>> DIV R2,R0 >>> PSW[004] ; R0[000000] ; R1[000000] PSW[017] ; R0[100001] ; R1[000000] ; R2[100001] >>> DIV R2,R0 >>> PSW[004] ; R0[000000] ; R1[000000] PSW[017] ; R0[100001] ; R1[000000] ; R2[077777] >>> DIV R2,R0 >>> PSW[004] ; R0[000000] ; R1[000000] PSW[017] ; R0[177777] ; R1[000000] ; R2[000001] >>> DIV R2,R0 >>> PSW[004] ; R0[000000] ; R1[000000] PSW[017] ; R0[177777] ; R1[000000] ; R2[177777] >>> DIV R2,R0 >>> PSW[004] ; R0[000000] ; R1[000000] PSW[017] ; R0[177776] ; R1[000000] ; R2[000002] >>> DIV R2,R0 >>> PSW[004] ; R0[000000] ; R1[000000] PSW[017] ; R0[177776] ; R1[000000] ; R2[177776] >>> DIV R2,R0 >>> PSW[004] ; R0[000000] ; R1[000000] PSW[017] ; R0[133334] ; R1[000000] ; R2[044444] >>> DIV R2,R0 >>> PSW[004] ; R0[000000] ; R1[000000] PSW[017] ; R0[133334] ; R1[000000] ; R2[133334] >>> DIV R2,R0 >>> PSW[004] ; R0[000000] ; R1[000000] .
27.02.2016, 19:05
Alex_K

Цитата:

Сообщение от MiX

На ВМ3 результат такой:

Как я понял, ВМ3 неправильно выполняет деление, если в качестве частного получается 0x10000 или 0xFFFF0000?
27.02.2016, 19:23
Patron

Цитата:

Сообщение от Alex_K

Как я понял, ВМ3 неправильно выполняет деление, если в качестве частного получается 0x10000 или 0xFFFF0000?

Если младшее слово делимого нулевое, а старшее отрицательное и по модулю равно делителю, то тогда деление вместо переполнения даёт нулевой результат.
27.02.2016, 19:29
form

Цитата:

Сообщение от Patron

Особенно вдохновляет деление на 1, дающее в результате 0.

А как еще -65536 представить в 16 битах? :)

- - - Добавлено - - -

Код:

.RU TDIV14 PSW[017] ; R0[000000] ; R1[000000] ; R2[000000] >>> DIV R2,R0 >>> PSW[007] ; R0[000000] ; R1[000000] PSW[017] ; R0[100000] ; R1[000000] ; R2[000000] >>> DIV R2,R0 >>> PSW[007] ; R0[100000] ; R1[000000] PSW[017] ; R0[100000] ; R1[000000] ; R2[100000] >>> DIV R2,R0 >>> PSW[002] ; R0[100000] ; R1[000000] PSW[017] ; R0[100001] ; R1[000000] ; R2[100001] >>> DIV R2,R0 >>> PSW[002] ; R0[100001] ; R1[000000] PSW[017] ; R0[100001] ; R1[000000] ; R2[077777] >>> DIV R2,R0 >>> PSW[012] ; R0[100001] ; R1[000000] PSW[017] ; R0[177777] ; R1[000000] ; R2[000001] >>> DIV R2,R0 >>> PSW[012] ; R0[177777] ; R1[000000] PSW[017] ; R0[177777] ; R1[000000] ; R2[177777] >>> DIV R2,R0 >>> PSW[002] ; R0[177777] ; R1[000000] PSW[017] ; R0[177776] ; R1[000000] ; R2[000002] >>> DIV R2,R0 >>> PSW[012] ; R0[177776] ; R1[000000] PSW[017] ; R0[177776] ; R1[000000] ; R2[177776] >>> DIV R2,R0 >>> PSW[002] ; R0[177776] ; R1[000000] PSW[017] ; R0[133334] ; R1[000000] ; R2[044444] >>> DIV R2,R0 >>> PSW[012] ; R0[133334] ; R1[000000] PSW[017] ; R0[133334] ; R1[000000] ; R2[133334] >>> DIV R2,R0 >>> PSW[002] ; R0[133334] ; R1[000000] .
27.02.2016, 19:42
Alex_K

Цитата:

Сообщение от Patron

Если младшее слово делимого нулевое, а старшее отрицательное и по модулю равно делителю, то тогда деление вместо переполнения даёт нулевой результат.

Ну в этом случае результат равен 65536 или -65536, а остаток нулевой.

Показывать 40 сообщений этой темы на одной странице