Запросто!!!?А разве не имеет значения что на этих симмах разные чипы бывают: DRAM,FPM,EDOЦитата:
Сообщение от CHRV
Получаеться что на спеке и те и другие будут без проблем работать ?
Вид для печати
Запросто!!!?А разве не имеет значения что на этих симмах разные чипы бывают: DRAM,FPM,EDOЦитата:
Сообщение от CHRV
Получаеться что на спеке и те и другие будут без проблем работать ?
Вообще FPM и EDO это как бы расширенные режимы обычного DRAM.Цитата:
Сообщение от Costa
Например для FPM при одном RAS делается несколько CAS и при этом если данные из одной страницы то они читаются/пишутся за меньшее время.
Да это так,и значит ли это что для этого типа памяти помимо арбитра шины нужно ещё и изменить логику управления?Цитата:
Сообщение от CHRV
Как только расшириш логику - автоматом прилипниш к одному виду памяти (за некоторым исключением)Цитата:
Сообщение от Costa
Анти научные исследования показали что SIMM'ы унд DIMM'ы давно не производятся :D Другие анти научные исследования показали что их теперь ху* достанешь...Цитата:
Сообщение от Robus
А вот со SRAM всё гораздо веселей , хотя дастать чипы жирных объёмов то же не просто (надобно предусмотреть возможность установки целой батареии мелких чипов или установить спец разъём для подобного варианта).
А ваще никто не мешает сделать розетку под DIMM и вилку под (герлянду) SRAM ;)
Интересно почему выбор пал именно на XILINX , а не на ALTERA ?Цитата:
Сообщение от Robus
Зачем, они прекрасно работают в обычном DRAM режиме.Цитата:
Сообщение от Costa
Напоминаю что я писал о SIMM.
Согласен SRAM сейчас спековых обьемов стоит копейки, и про всякие рефреши и прочую ху* даже не надо заморачиваться. Да и производительность у нее на уровне.Цитата:
Сообщение от fan
Если писать на VHDL со стандартными либами , то хоть Actel c Laticой. Вопрос просто какой поставщик дешевлее и ближее.Цитата:
Сообщение от fan
А если писать на Verilog, то уже выбор матриц ограничен или как? :)Цитата:
Сообщение от CHRV
2Robus: Xilinx программируется так же, как и Альтера, различия только в схеме программатора. Расчитать требуемый объём - забудь сразу. Лучше качай ISE + ModelSim (если действительно работать на Xilinx собираешься), выбирай доступное (доставаемое) семейство и пиши, моделируй, синтезируй. Я тоже в самом начале занимался такой фигнёй, но добрые люди меня вовремя остановили.
Тут явно болезнь Intel vs AMD Linux vs Windows - пока речи не идет про заказ ASIC тысячными партиями пиши хоть System C и используй как выше сказали что ближе к телу, разницы ноль у всего есть минусы и плюсы 100% панацеи не существует.Цитата:
Сообщение от icebear
Кстати с SIMM 72pin тоже головняка хватает особенно с сигналами RAS CAS там зависит от количство сторон (логических) и вообще как взбредет разработчику так и лепят. В ECC допустим нельзя читать и писать байтами только целиком 32 bit
полагаю тут и выше речь идет о SRAM а не SDRAM :)Цитата:
Сообщение от fan
потому что DIMM по сути это SDRAM память.
итог - надо <~ 1мб - ставить SRAM
надо 4-8-16...мб - SDRAM плюс контроллер который ее понимает либо ПЛИСина (если не понимает)