Особенности процессоров и устройств архитектуры PDP-11. Тесты. Диагностика.

KDF11-A:

303D 23-001C7-AA
302F 21-15541-AB
303D 23-002C7-AA
303D 23-203C7-AA

KDF11-B:

303E 23-001C7-AA
302H 21-15541-AB
303E 23-002C7-AA (на второй 303F 23-002C7-AA, но тестировалось на первой)
303E 23-203C7-AA

- - - Добавлено - - -

У меня есть в загашнике есть ещё варианты 1811 и F-11, но с ходу вспомнить, куда я их положил - не получилось. Попробую на следующих выходных посмотреть - какие варианты (в первую очередь 1811) ещё есть и попробовать на них прогнать тест
Вообще странно - до сих пор был уверен, что в Воронеже драли один в один...

Цитата:

Сообщение от Hunta

Вообще странно - до сих пор был уверен, что в Воронеже драли один в один...

Могли и не заметить. При эмуляции FPP там модифицируется сама инструкция. Берутся биты с 7 по 5 из FPSW, которые отвечают за точность и округление и ими делается BIC битов 15-13 в сохранённом коде инструкции. В самой инструкции FPP там все единицы, ну некоторые чистятся. И эта модифицированная инструкция заносится в регистр инструкций в процессоре и регистр ПЛМ в чипе управления. Такое используется при переходе на адреса в ПЛМ, чтобы сразу выполнить нужную инструкцию и перейти куда-то в зависимости от точности. Но в микрокоде есть адреса от 00 до 0F, при переходе на которые регистр ПЛМ заменяется словом состояния и прерываний. Это используется для прерывания эмуляции инструкции FPP, если произошло прерывание. Но обычно такое делается в циклах, которые от точности не зависят. После завершения цикла регистр ПЛМ восстанавливается модифицированным кодом инструкции. Но вот при реализации ADDF и SUBF есть один момент. Там перед одним циклом в регистр ПЛМ заносится ноль или один, в зависимости от точности. А потом переход на адрес 0A. На этом адресе также происходит замена регистра ПЛМ словом состояния. Но на этом же адресе, т.к. он в ПЛМ, выполняются разные команды в зависимости от состояния младшего бита. Видно пропустили, что в чипе с номером 2 (у нас это ВУ2) при загрузке слова состояния не надо загружать нулевой бит. В слове состояния это бит начального запуска и при работе он равен единице. Так что при загрузке единицы производится переключение этого цикла и последующего сложения мантисс в двойную точность из одинарной. И если при сложении третьих слов произошел перенос, то он пойдёт во второе слово.

Цитата:

Сообщение от Alex_K

А если у кого есть FPGA с моделью F-11 от Vslav, тоже запустить.

042200 040000

Ожидаемо.. Vslav, если память не изменяет - вскрывал 1811