Вложений: 1
Обновленный тест таймера 0.1c
Итак, в обновленном тесте таймера подвердилось еще одно предположение о вероятности незаписи из буферного регистра в счетчик при кратковременном импульсе останова таймера, попавшем между двумя тиками предделителя. Но, это и так уже было описано чуть ранее.
Кстати, тут есть еще одно замечание. Судя по всему, цикл доступ к регистру состояния таймера (а может и не только), имеет кратность > 4 тактов. Т.к. выравнивалка на случайное число тактов, кратное 4 (т.е. циклу доступа ПП к шине), нейтрализуется после чтения регистра состояния.
Осталось выяснить как минимум два момента:
1) Неподтвердилась догадка, что если в буферном регистре ноль, и в режиме остановленного таймера прочитать регистр текущего значения, то он никогда не разблокируется, т.к. из счетчика все время будет заноситься новый ноль. Это надо проверять.
2) Удалось иногда словить переходную пару 0->4095, что было описано постом выше. Тут надо исследовать. В обновленном тесте сделано так, что если будет переходная пара 0->4095, то именно данный дамп будет отражен в тесте.
Тестируем на разных чипах!