Цифровая археология: 1801 и все-все-все

Цитата:

Сообщение от Hunta

Хобот? Выпаять?...

вот Титуса я глубочайше уважаю, но порой он как что то напишет и как его понимать не ведемо.
Как в том анекдоте, где один "три для не кушал", а другой отвечает "это ты зря, надо себя заставлять"

Да даже и если не Хобот (Хунта?) Разве в домашних условиях можно такое делать?
То есть можно наверное, но ... и тут очень много что нужно в плане рабочего места для таких вещей не говоря уже об опыте проделывания таких операций...

- - - Добавлено - - -

Цитата:

Сообщение от Titus

пришли ему

тут так же есть проблемы - сам я на почту не ходок, а кого то заставлять морочиться с отправкой в Украину - я не готов,
так что действую @Titus, приезжай забирай - отправляй плату целиком или выпаевай...заодно процессоры выпаевай
и мне возвращай (для коллекции и возможно для предоставления оных для разработки "машинки мечты моей")...

Цитата:

Сообщение от hobot

Разве в домашних условиях можно такое делать?

Выпаивать не надо, просто остричь ноги кусачками и всё. Её же всё равно в кислоту бросать.

Цитата:

Сообщение от hobot

тут так же есть проблемы - сам я на почту не ходок

Что значит не ходок? Разве ты не хозяин своим ручкам и ножкам?

Цитата:

Сообщение от Vslav

В-общем, надо еще где-то искать ХМ1-039, желательно со старой датой.

А насколько старой?

Цитата:

Сообщение от CodeMaster

А насколько старой?

До появления ХМ2. Насколько я знаю - младше 90-го.

Цитата:

Сообщение от Vslav

младше 90-го.

Вот тут не очень видно, но вроде бы 89-го.

Из занимательного
The DIS and EIS/FIS chipsets are mutually exclusive. (примечание - DIS - Dibol Instruction Set - типа урезанного CIS)
The DIS requires the KEV11-CA 23-004B5 & 23-005B5 DIBOL chip set.
The DIBOL chipset does not have microcode refresh.

Vslav, насколько я помню, ты писал, что микрокод у DEC LSI-11 и у наших 581-ых аналогов совпадает. По инфе, на которую наткнулся, получается, что регенерацию памяти делает микрокод, который идёт с EIS или FIS?..

Да, рефреш памяти делает микрокод, конкретно вот эта процедура:

Код:

1418 31D ;_________________________________________________________________________ 1419 31D ; 1420 31D ; DRAM refresh routine, enters after translations REF,QBR,RNI 1421 31D ; 1422 31D 0000031D .loc 0x31D ; [REF],[QBR],[RNI] 1423 31D 0000508A refrsh: tl F_RT,RPSWL ; 1424 31E 00001021 jzbf 1$ ; 1425 31F 00006004 ll 0,RSRCL ; 1426 320 0000202A al F_RF,RPSWL ; set in-refresh flag 1427 321 00006805 1$: ll 128.,RSRCH ; 128 cycles of byte read 1428 322 002C0324 jmp 3$,RFSET ; to refresh the memory 1429 323 0000E019 2$: ib LB,RIRH ; 1430 324 0000F445 3$: rib2 RSRCL,RSRCH ; 1431 325 00001023 jzbf 2$ ; 1432 326 0000E019 ib LB,RIRH ; 1433 327 0028508A tl F_RT,RPSWL,EFCLR; 1434 328 0000112A jzbt 4$ ; 1435 329 1A006FF5 ll 0xFF,RSRCH,,RFR ; special return 1436 32A ; 1437 32A ; return address on tr[7:4] via RFR (from refrhesh) 1438 32A ; tr7:4 go to 1439 32A ; 0000 xxxx 0x163 - WAIT instruction cycle 1440 32A ; 1000 xxxx 0x343 - wait for power OK on start 1441 32A ; 0001 xxxx 0x3B4 1442 32A ; 0010 xxxx 0x3C8 1443 32A ; 0100 xxxx 0x3D2 - wait for tty input 1444 32A ; 0110 xxxx 0x3E9 - wait for tty output 1445 32A ; xxxx xxxx pass 1446 32A ; 1447 32A 00004FDA 4$: nl ~F_RF,RPSWL ; clr in-refresh flag 1448 32B 0000004D jmp rsvc0 ; goto next instruction

Ка видно, находится она по адресу 0x31D, то есть в основном микрокоде, но вызывается она не напрямую,
а транслятором (смотреть tran REF) и возврат там тоже сложный. Грубо говоря, есть набор фиксированных
адресов микрокода, задаваемый матрицей в управляющем чипе, а не в MicROM, в коде они обозначены
как tran. И когда микрокод выполняется на одном из из этих адресов, то следующий адрес определяется
выполнением некоторых условия для назначенного tran. Для tran REF если активен запрос на регенерацию,
то будет вызвана процедура refrsh. И возврат из нее через другой tran RFR. Насколько я понял для работы Дибола
требуется специальный управляющий чип, где траны расставлены под микрокод Дибола, иначе рефреш может
не работать.

Спасибо, Vslav!

Вообще, конечно, прикольно. Поставил эту пару микросхем - и начались у тебя сбои. Потому как, к примеру, модуль память без встроенного рефреша, а про этот прикол ты ни сном ни духом :)

Археологические новости.
Есть отличный прогресс по реверсу комплекта 1811:

- готовы фотографии верхнего слоя и слоя диффузии для всех микросхем 1811ВМ1, 1811ВУ1, 1811ВТ1
- практически полностью закончена векеторизация всех упомянутых микросхем
- на 100 процентов готова схема 1811ВУ1
- на 80 процентов готова схема 1811ВМ1

В процесс включился Алексей anasana, за что ему огромное спасибо - очень сильно меня разгрузил - перенес все матрицы ВУ1 в схему и скоро, надеемся, будет приступать к рисованию схемы ВТ1.
Из прикольного по реверсу:
- ~12К тразисторов в ВУ1 и ~7K8 в ВМ1
- есть очень много непонятных описаний ПЛМ/ПЗУ в ВУ1 (Шахнов, описание KDF-11 от DEC) с разными цифрами 138/512/444 и прочее. Наконец появилась ясность как оно сделано, там действительно хитрая смесь ПЗУ и ПЛМ. Есть возможность считывания снаружи, сейчас делаю считывалку на stm32. Буду заказывать платы, потом могу владельцам чипов с микропрограммой платы подарить (это чтобы прочитать на месте, а не пересылать по почте раритеты)
- набор микроинструкций пока неясен (оставлен на закуску в этих самых 20 процентах), но кое-что уже понятно, долго ломал голову почему в LSI-11 были инструкции условного перехода при выполнении и не выполнении условия - всего в опкоде отводилось 4 бита под условия (3 выбирало флаги, и 1 бит отвечал - прямое/инверсное), а тут очевидно всего 3 бита, и выбирается 8 флагов, никакой инверсии. Потом дошло - тут уже есть прямое поле Next Address, и вообще нет счетчика микрокоманд, который автоматически делает LC+2, поэтому переход по невыполнению условия просто не нужен
- в АЛУ обнаружена схема десятичной коррекции, о как, заготовка под CIS
- АЛУ выглядит немного нетрадиционно, сдвигатель интегрирован в основной функционал, а схема ускоренного переноса сделана по-тетрадно отдельно (и она же взаимодействует с десятичным корректором