Вид для печати
DEC к сожалению имеет наглость использовать возможности своих терминалов :)Цитата:
Сообщение от Alex_K
---------- Post added at 04:46 ---------- Previous post was at 04:35 ----------
Про С2 в эмуляторе еще ничего не слышно? :)
А то выпадает из ряда: все остальное у меня между собой связано тем или иным способом :)
На реале абсолютно так же.Цитата:
Сообщение от Alex_K
Кстати, тут кто-то уже выкладывал результат этого теста.
Мне не попадался. Свой на 11/83 я выклдывал.Цитата:
Сообщение от Titus
Уже даже пнул автора E11 по поводу разногласий :)
Кратенькoe исследованиe о количестве тактов, за которые выполняются команды ПП и ЦП:
ПП:
Все команды выполняются за число тактов, кратное 4, т.к. такова периодичность доступа к ОЗУ ПП.
ЦП:Код:Мнемоника Такты Циклы
--------------------------------------------
NOP R
MOV Rx,Rx - 20 R
MOV #nnnn,Rn) R + R
MOV -(Rn)+,Rn R + R
TST (Rn) R + R
MOV Rn,-(Rn)+ R + W
CLR (Rn) - 40 R + W
JMP (PC) - 44 R + R
MOV @(Rn)+,Rn R + R + R
MOV nnnn(Rn),Rn R + R + R
INC (Rn) - 60 R + RMW
MOV Rn,@(Rn)+ R + R + W
MOV Rn,nnnn(Rn) - 64 R + R + W
MOV (Rn),(Rn) - 68 R + R + W
MOV @nnnn(Rn),R1- 80 R + R + R + R
MUL Rn,Rn - 96 R
DIV Rn,Rn - 128 R
DIV #nnnn,Rn - 164 R
Дробное число тактов округленно до 0.25, хотя на самом деле, из-за сходимости между 8МГц ЦП и 6.25МГц ПП равной 25, шаг времени выполнения в тактах ЦП может быть до 0.04 такта.
Код:Мнемоника Такты Циклы
--------------------------------------------
NOP - 13.75 R
MOV Rx,Rx - 11.75 R
MOV #nnnn,Rn) R + R
MOV -(Rn)+,Rn R + R
TST (Rn) - 29 R + R
MOV Rn,-(Rn)+ - 33.75 R + W
CLR (Rn) - 34 R + W
JMP (PC) - 35.25 R + R
INC (Rn) - 40.5 R + RMW
MOV @(Rn)+,Rn - 45.75 R + R + R
MOV nnnn(Rn),Rn - 46 R + R + R
MOV Rn,@(Rn)+ R + R + W
MOV Rn,nnnn(Rn) - 47 R + R + W
MOV (Rn),(Rn) - 49.5 R + R + W
MOV @nnnn(Rn),R1- 59.5 R + R + R + R
MUL Rn,Rn - 96 R
DIV Rn,Rn - 128 R
DIV #nnnn,Rn - 152.5 R
MUL два варианта есть - 32bit и 16bit. Не уверен правда, что влияет, но мало ли.
---------- Post added at 05:21 ---------- Previous post was at 05:19 ----------
А где сам тест-то? :)
Вариант один. Только в случае, если регистр-приемник нечетный, теряется старшая часть результата.Цитата:
Сообщение от form
---------- Post added at 01:24 ---------- Previous post was at 01:23 ----------
Сам тест пока сырой, только некоторые команды, про которые написал.Цитата:
Сообщение от form
Варианты - кто их знает как оно сделано - меня ничто не удивит :)Цитата:
Сообщение от Titus
Достаточно вспомнить злополучный ASH(C) на J11 - вроде все ясно, ан нет :)
А тест - так и фиг с ним что сырой, зато может народу идеи какие придут в голову сразу.
По поводу 1801ВМ2 ясно как сделано. Есть техописание, результаты практических тестов. Регистры в блоке расширенной арифметики 32-разрядные, а используются регистры с номерами Rn и (Rn .OR. 1), поэтому микропрограмма не зависит от четности регистра. В случае использования нечетного регистра в регистры блока расширенной арифметики загружается один и тот же регистр в младшую и старшую часть. Также и с сохранением, если нечетный, то в регистре сохраняется два раза, естественно первый раз после этого теряется.Цитата:
Сообщение от form
form, задам глупый вопрос: а RSX-11 возможно собрать без поддержки диспетчера памяти для загрузки в 56К памяти?
Так отвечал же уже. Можно RSX11M собрать. Муторно правда - MMUшный вариант проще. Но в принципе можно. Драйвера только если железа нестандартное надо делать в двух вариантах - драйвер I/O и драйвер загрузки/сохранения.Цитата:
Сообщение от Alex_K