Вид для печати
Да отличий особо нет, я там немного оптимизировал главный цикл, хотелось знать, работает у вас или нетЦитата:
Сообщение от alexsmg
В эмуляторе отличий нет, я просто там лишее убрал и описание поправил, чтобы долго не разбирались что там и как.Цитата:
Сообщение от alexsmg
У меня сейчас зашита в AVR 1.5, оригинальная для CPLD, 24.7 в эмулятор с кварцем 27 МГц, всё отлично работает без сбоев.
Попробуйте может атмегу8 поменять, если есть на что или 25 МГц попробуйте.
А ещё можно пзу выкинуть.Цитата:
Сообщение от EvgenRU
Сделал специальную версию для Atmega8 без Z состояния при выдаче на шину данных, вроде хорошо работает со Speccy2007, проверяйте у кого глючило
Поправил в VHD код сигналов AY на вот такой
в оригинале было такКод:AY_PORT <= '1' when M1 = '1' and IOREQ = '0' and A15 = '1' and mA(13) = '1' and mA(1 downto 0) = "01" else '0';
AY_BC1 <= '1' when AY_PORT = '1' and A14 = '1' else '0' when VBUS_MODE = '0';
AY_BDIR <= '1' when AY_PORT = '1' and WR = '0' else '0' when VBUS_MODE = '0'
Вроде нормально играетКод:AY_PORT <= '0' when WR = '1' and RD = '1' else
'1' when VBUS_MODE = '0' and mA(1 downto 0) = "01" else
'0' when VBUS_MODE = '0' else
AY_PORT;
AY_BC1 <= '1' when AY_PORT = '1' and M1 = '1' and IOREQ = '0' and A14 = '1' and A15 = '1' else '0';
AY_BDIR <= '1' when AY_PORT = '1' and M1 = '1' and IOREQ = '0' and A15 = '1' and WR = '0' else '0';
Даже индикаторы по ощущениям в Dizzy 3.5 от дримтим стали более четко моргать
Еще переделал сигнал AVR_PORT из процесса на комбинаторику
Вот это вообще круто получилось :)Код:AVR_PORT <= '1' when IOREQ = '0' and VBUS_MODE = '0' and
(
-- port #FE
(RD = '0' and mA(7) = '1' and mA(4 downto 3) = "11" and mA(1 downto 0) = "10" and AVR_NOINT = '1')
or
-- port #1F
(( RD = '0' or WR = '0' ) and mA(7 downto 0) = "00011111")
)
else '0' when IOREQ = '1';
Пока что этими изменениями выжал 3 ячейки :)
Еще сделал вот такую штуку
Походу что-то конфликтовало с портом #FD, теперь от хватает только #FD и #7FFD , а так видимо еще и с AY были конфликтыКод:-- port #FD
if WR = '0' and mA(1) = '0' and A15 = '0' and (mA(13) xor mA(9)) = '0' and P_7ffd(5) = '0' then
P_7ffd <= mD(5 downto 0);
end if;
А возможно получить для опытов поправленную прошивку?Цитата:
Сообщение от EvgenRU
КонечноЦитата:
Сообщение от alexsmg
PS: нашел еще один баг с выбором тырдоса, попробую поправить попозже, если получится, заодно еще пара ячеек освободится.
Прошил версию ay_emul_24_71L. Не помогло. Как шли фантомные нажатия клавиш, так и остались. Прошил CPLD прошивкой из 366 сообщения и данный глюк ушел куда-то курить, похоже что навсегда. В тесте 4.30 музыкальный сопроцессор определяется.Цитата:
Сообщение от EvgenRU
Я вот подумал, что может быть те глюки, которые были у меня, связаны с плисиной, точнее с ее быстродействием. Судя по datasheet EPM7128SLC84 бывают с 6, 7, 10 и 15 нс задержкой. У меня CPLD на 15 нс, купленная на ebay. Кто и где ее сделал, какая у нее реальная задержка, вопрос открытый. Интересно, кто какие использует в проекте.
EvgenRU, Вы уже достигли определенных результатов в совершенствовании прошивки CPLD ;). У меня в связи с этим вопрос: в качестве памяти я использую UT621024SCL-70LL. Так, вот с ней изначально у меня в тесте памяти сыпались ошибки в диапазоне выше С000H. Я грешил на медленную память, что она не успевает отрабатывать и выставлять данные на шину, перед тем как защелкнется D11 (555ир33). Поставил конденсатор 100 пик на WR_BUF (11 вывод) и землю, его видно на моем фото в теме из барахолки. Это проблему почти решило - тест стал проходить без ошибок, мог крутиться часами, изредка выдавал ошибку одного из битов, все время разных, но в том же диапазоне. Игры, где работа с памятью идет более интенсивно и не линейно, могли вылетать через 5 или 30 минут. Большая емкость конденсатора ситуацию не спасала. Аналогичная проблема с этим же производителем памяти отмечена уже была в теме http://zx-pk.ru/threads/6679-speccy2...l=1#post236282 Но там чипы были меньшей емкости, а симптомы и диапазон, где сыпались ошибки, совпадал. Рекомендовали сменить память - я это попробую сделать, как придет. Тогда предположили также, что память не успевает http://zx-pk.ru/threads/6679-speccy2...l=1#post236350 Так вот сам вопрос - можно ли в прошивке CPLD в качестве эксперимента сделать дополнительную задержку на сигнал WR_BUF?
У меня стоит HM628128LP-10, т.е. 100нс, всё работает нормально, альтера у меня тоже 15нс. У вас же 70нс, должно быть всё хорошо, может проблема в каком-то из буферов? ИР33, АП6 ? У меня стоят HC245 и HC573
А те глюки, возможно и из-за быстродействия, хотя я сомневаюсь, что у кого-то были CPLD быстрее 15нс, на них цена на порядок выше. Проблема, как я понял, в конфликте портов была и в синхронной обработке некоторых сигналов, которые в оригинальном спектруме реализованы на логике. Причем они синхронизированы с большим интервалом...
Короче, порт #FD в оригинальной прошивке 1.06r4 конфликтовал с портами #BFFD и #FFFD
ОК, у меня логика ТТЛШ. Но у Вас же почему то с оригинальной прошивкой CPLD работало без глюков? Попробую все-таки сначала поменять память, заказал на ALI Toshiba, если не поможет, то буду менять логику. Спасибо за внимание.