Ради пробы собрал в Протеусе схему для симуляции и обкатки GAL'ок.
Результаты неутешительные для схемы на рассыпухе - при использовании счётчиков 74S163 (как самых быстрых в библиотеке) и GAL с задержкой 15ns (что равносильно 2-м логическим элементам серии 74ACT) по таймингам идём уже впритык (внимание на восходящий фронт сигнала сброса, он идёт по линии А1, А0 - тактирование 25МГц):
https://image.prntscr.com/image/boli...8bezVO3Mng.png
Так что логику для счётчиков по X имеет смысл полностью впихнуть в GAL'ку для оптимизации скорости, а так же для упрощения платы - будет 1 корпус вместо штук 5 (даже при GAL в DIP, а логике в SOIC, уже имеем преимущество).
Схема в симуляторе

