Особенности процессоров и устройств архитектуры PDP-11. Тесты. Диагностика.

Не могу понять, почему ВП1-065 не принимает второй байт, когда первый ещё не считан, ведь при работающем квитировании он должен хранить два байта - один в регистре данных и один в сдвиговом регистре. Почему же тогда при передаче двух байтов без квитирования - второй пропадает.

Какая разница в сигналах порта в этих двух случаях ?

При работающем квитировании порт принимает два байта, устанавливает CTS и передатчик больше не передаёт. Но при передаче только двух байтов и отключенном квитировании - передатчик всё равно останавливает передачу после двух байтов - в чём же разница..

---------- Post added at 18:29 ---------- Previous post was at 18:27 ----------

Цитата:

---

Сообщение от form

За компанию...

---

Самый прикол, что тестировавшийся DL-порт обновляет не считанный байт в регистре данных по мере прихода следующих.

Цитата:

---

Сообщение от Patron

Самый прикол, что тестировавшийся DL-порт обновляет не считанный байт в регистре данных.

---

Да.
Если считать полное слово из регистра данных, там будут установлены биты ERR и OV и в младшем байте последний принятый байт.

Цитата:

---

Сообщение от form

в младшем байте последний принятый байт.

---

Это у всех дековских последовательных портов так?

Цитата:

---

Сообщение от Patron

Это у всех дековских последовательных портов так?

---

Насчет всех не берусь судить, но у тех у кого есть бит OV (не видел тех у кого нет) по идее у всех так.

Описание бита ошибки: The OVR ERR bit is set when a previous character was
received but was not read before it was overwritten by the
current character.

Цитата:

---

Сообщение от Keeper

COM порт на РС: Intel(R) ICH7 Family LPC Interface Controller - 27B8

---

Код:

---

Test 1: Send 0377 - Wait half bits - set 1 byte BREAK
_Error_«017»«340»

Test 2: Send 0377 - Wait half bits - set 2 byte BREAK
_Error_«017»«000»_Break+0_

Test 3: Send 0377 - Wait half bits - set 8 byte BREAK
_Error_«017»«000»_Break+0_

---

Цитата:

---

Сообщение от form

Нормальный порт

---

Код:

---

Test 1: Send 0377 - Wait half bits - set 1 byte BREAK
_Error_<017><360>

Test 2: Send 0377 - Wait half bits - set 2 byte BREAK
_Error_<017><000><360>_Break+0_

Test 3: Send 0377 - Wait half bits - set 8 byte BREAK
_Error_<017><000><000><000><000><000><000><000>_Break+0__Break_<000><377>

---

Существенные отличия..

---------- Post added at 18:56 ---------- Previous post was at 18:51 ----------

Keeper, а если BRKT2.SAV запустить - какие будут результаты ?

Если будет интерес, можно сделать у меня тест с чистыми DL без участия PC. Требование: приемная сторона должна быть собрана как /FOR, использовать прерывания и сразу после установки векторов, вызвать .SPND, а после него восстановить векторы и выйти.

Цитата:

---

Сообщение от Patron

Не могу понять, почему ВП1-065 не принимает второй байт, когда первый ещё не считан, ведь при работающем квитировании он должен хранить два байта - один в регистре данных и один в сдвиговом регистре. Почему же тогда при передаче двух байтов без квитирования - второй пропадает.

Какая разница в сигналах порта в этих двух случаях ?

При работающем квитировании порт принимает два байта, устанавливает CTS и передатчик больше не передаёт. Но при передаче только двух байтов и отключенном квитировании - передатчик всё равно останавливает передачу после двух байтов - в чём же разница..

---

1801ВП1-065 не может принять два байта. При приеме первого байта сразу же устанавливается сигнал CTS. Если же пришел второй, то ставится ошибка переполнения и второй байт теряется.
А вот на выдачу действительно можно запихнуть два байта, и пока не будут сигнала RTS (вход BSYD на 1801ВП1-065), они действительно не уйдут. Первый будет ждать в сдвиговом регистре, второй - в буферном.

Цитата:

---

Сообщение от form

можно сделать у меня тест с чистыми DL без участия PC.

---

Чистые DL ставят биты ошибок в регистре данных, а Windows сигналы шлёт. Поэтому, у DL бит ошибки не может "заблудиться", а у Windows (как видим) целый зоопарк сигналов на один брейк может прийти - один сигнал перед "его" байтом, другой - после "его" байта.

---------- Post added at 19:07 ---------- Previous post was at 19:04 ----------

Цитата:

---

Сообщение от Alex_K

При приеме первого байта сразу же устанавливается сигнал CTS.

---

Тогда понятно. Но это значит, что при работе с квитированием интервалы между передаваемыми байтами будут слегка больше, чем когда байты идут сплошным потоком.

Цитата:

---

Сообщение от Patron

Чистые DL ставят биты ошибок в регистре данных, а Windows сигналы шлёт. Поэтому, у DL бит ошибки не может "заблудиться", а у Windows (как видим) целый зоопарк сигналов на один брейк может прийти - один сигнал перед "его" байтом, другой - после "его" байта.

---

Можно сделать приемник и отправитель отдельно, один запускать на PDP-11, другое на E11/Win - тоже инстересный тест...

Цитата:

---

Сообщение от Patron

Тогда понятно. Но это значит, что при работе с квитированием интервалы между передаваемыми байтами будут слегка больше, чем когда байты идут сплошным потоком.

---

Нисколько. Сигнал CTS ставится скорее всего при приеме 8-ми информационных бит, вместе с битом готовности, это выяснилось предыдущими тестами. За оставшиеся два стоп-бита регистр данных уж наверняка будет считан. По моим опытам с BREAK, даже по прерыванию в регистре состояния еще не стояло бита ошибки стоп-бита, а ведь это занос в стек двух слов, чтение вектора, чтение двух слов значения вектора, да еще чтение и исполнения команд п/п прерывания. Так что с этим скорее всего полный порядок.