К сожалению, это его максимум. Надо что то посерьезнее.
Вид для печати
По даташиту (смотрю AMDшный) максимальное запаздывание DBIN относительно Ф2 (tDC) может достигать от 100 (для 4 МГц) до 120 нс (для 2-2.5 МГц). Т.е. я был готов к тому, что запаздывание есть, но не знал - насколько именно. Все же разрешение по времени хотелось бы побольше.
- - - Добавлено - - -
Понятно
Надеюсь ты снимешь диаграммы записи. Можно поменять три сигнала: DBIN и WRBUF (что очевидно) и еще TI, все равно при таком временном разрешении в нем нет смысла. А заменить их на WE/ и WR/ (что тоже очевидно), ну и можно добавить SYNC.
- - - Добавлено - - -
По диаграммам понятен принцип торможения и при желании можно посчитать время выполнения команд из озу в тактах. Например 4 (nop; add r,r и т.д.) и 5 (mov r,r; inr; inx и т.д.) тактные команды в озу при текущем варианте торможения в установившемся режиме (последовательность одинаковых команд, как в sptest) будут выполняться за 6 тактов.
- - - Добавлено - - -
Насчет сигналов. Еще ведь и CSRAM/ при записи не влияет, можно и его заменить, например на RAS или SC/
Не без TI не хочет, он видимо по нему синхронизируется или около того.
Подцепив сигналы записи, я так понял что проблемы в записи слова в ОЗУ, возникает одна лишняя паразитная запись
Вложение 74036
Не могу понять, какой сигнал самый нижний и где WE/?
- - - Добавлено - - -
Или WE/ второй снизу?
Наверно ты придумал простой вариант исправления, а у меня в голове засел вариант с JK-триггером без D9. Учитывая торможение по чтению и некритичность на данный момент быстрого буфера все же ВК38 хорошо подошел бы, но сейчас это уже поздновато.