Вид для печати
Смотрю 06c_36.png с логического анализатора (не KTSerg ли снимал эти логи?) и вижу вполне вменяемые F1 и F2. F1 - четверть такта, потом F2 - две четверти такта, потом четверть такта пусто. Картина на осциллографе наверняка немного отличается, но не настолько же.
Что-бы увидеть оба сигнала на осциллографе, нужен двухлучевой.Цитата:
Сообщение от ivagor
Реальный "Логический анализатор" имеет ограничение по частоте семплирования, значит точные времянки не посмотреть, особенно на высоких частотах.
Хотел точно симулировать схему, и посмотреть реальное положение F1 и F2.
Похоже придётся пропустить инверсные F1 и F2 через 2ИНЕ, и смотреть на простом осциллографе.
Можно разделить задачу на две
1. Временные параметры F1 и F2. Смотрим по отдельности и снимаем вопросы типа
(очень сомневаюсь, что так будет)Цитата:
Сообщение от KTSerg
2. Положение F1 относительно F2. Раз речь о логическом элементе, значит F1 и F2 уже преобразованы к 5В?
Насчет И-НЕ признаюсь не очень понял. Если нужно посмотреть "пустые" места между импульсами, то лучше подойдет ИЛИ-НЕ.
К сожалению, осциллограф оказался слишком слабым... :(Цитата:
Сообщение от ivagor
Даже на частоте 3МГц сильные завалы фронтов.
Реальные десятки "нс" мне не посмотреть.
Нет, не преобразованы, просто взять со входов ЛН3. Потому и писал "инверсные F1 и F2".Цитата:
2. Положение F1 относительно F2. Раз речь о логическом элементе, значит F1 и F2 уже преобразованы к 5В?
Если судить логически, то в Векторе действительно тайминги будут меньше минимума по даташиту... Так как по даташиту частота F1 и F2 вроде 2.7МГц (если считать тайминги), а на проце Вектора они 3МГц, значит значения будут меньше указанных.
Пардон, был невнимателен, тогда понятно почему И-НЕ.Цитата:
Сообщение от KTSerg
С этим вряд ли кто-то будет спорить, в СССР не выпускались ВМ80 с официальными частотами >2.5 МГц, но на практике работали на более высоких частотах. Десятки тысяч векторов тому в подтверждение, а у Micka в экспериментах даже худшие экземпляры заводились на 3.4 МГц. Но я бы не зацикливался на даташитах ВМ80/8080, если речь о новодельном проце и принял в качестве рабочего приближения, что F1 - четверть такта, F2 - следующие две четверти такта, потом четверть пустая. Для плисовых процов на частоте 3 МГц это должно быть совершенно не критично.Цитата:
Сообщение от KTSerg
Я пока не знаю, на сколько это не критично, если пытаться плисовый проц воткнуть в реальный комп.Цитата:
Сообщение от ivagor
Согласен, что если плисовый проц в плисовом компе, то можно что-то, где-то подправить задержками...
А вот как будет взаимодействовать плисовый проц в реальном компе...
Пока сам не увижу, что работает, буду сомневаться. ;)
Много раз в 90-ых, мелькало, что растактовка Вектора якобы показывала, что он работает (балансирует) "на грани".
Не знаю на сколько это заявление было справедливым, ведь он работает довольно стабильно, даже не смотря на одновременное применение в нём микросхем разных серий, с разными внутренними задержками.
Сам эту инфу не проверял, но это мнение было устойчивым.
Для меня этот вопрос в значительной степени закрыла тема с zx8080 Micka. Там можно проследить, что процы нормально работали на 3.5, некоторые на 4 МГц и неожиданно не работали на 3 МГц, причем как раз более быстрые. Это решилось коррекцией (задержкой) тактового сигнала, причем достаточно оказалось задержать F2. В векторовской теме можно встретить аналогичный случай, когда после замены в векторе на другой ВМ80 он нормально не работал. Если проц рабочий, то это явно можно было вылечить коррекцией тактовых сигналов. Mick выкладывал логи с анализатора для разных процов и там видно, что более новые (по крайней мере это касается некоторых заводов) стали быстрее, там меньше задержки некоторых сигналов.Цитата:
Сообщение от KTSerg
Многобукаф, если коротко
1. 3 МГц для ВМ80 не проблема при подходящих тактовых сигналах (и 3 МГц не предел).
2. Все же не считаю особенности тактирования ВМ80 значимыми для плисового новодела. Если там и будут особенности, то свои.
Мне кажется я об этом и говорю.Цитата:
Сообщение от ivagor
Что схема Вектора может быть чувствительна к поведению процессора. А его поведение зависит от F1 и F2.
В указанном случае, понадобилось задержать F2, что-бы привести выходные сигналы процессора в соответствие с потребностями схемы компьютера.
Попробую перепаять сканер шины "ВУ", завести на него инверсные F1, F2. Период семплирования конечно целых 10нс, но может что-то прояснится.
Применительно к плисовой реализации я уже писал, что если надо задержать, то делаем задержку в плис. Возможно потребуется подвести к плисине 12 МГц.Цитата:
Сообщение от KTSerg
Заменил в "сканере ВУ" сигналы "сброс" и "ввод" на F1 и F2, которые взяты на входах микросхемы D81 схемы Вектора-06Ц (инвертировал при сканировании для наглядности).
Семплирование 100МГц для таких сигналов маловато, но будет от чего отталкиваться.
Результат разительно отличается от симуляции Протеуса.
Длительность F1 ~100нс, F2 ~170-180нс.
- - - Добавлено - - -
Простой делитель напряжения на резисторах не годится для получения F1 c амплитудой 5В. :(
Проверил c сопротивлениями 10К и 15К. Меньше не рискнул, т.к. при формировании F1 используется резистор 1.5К-1.6К. Если уменьшать сопротивления в делителе, то нужно будет учитывать ещё и взаимное влияние.
Во вложении кусок скрина со сканера.
Верхний F1 - на входе D81.
Нижний F1 - с делителя на резисторах, из реального F1. Правда проц не вынимал, возможно вход процессора мог добавить искажений.
Нужно ещё попробовать преобразователь на MOSFETе, успокоиться и сделать доработку самого Вектора, запитав F1 от 5В, а не от 12В.