А откуда этот фрагмент вообще взялся? В списке чувствительности процесса VHDL должны быть максимум два параметра: клок и асинхронный сброс, если он есть. А относительно always вообще мантра
Всё остальное -- лотерея. Может, синтезатор угадает, что ты имел в виду. А может -- нет. Второе более вероятно.Код:always @(posedge CLOCK or negedge reset)
А там в коде даблера ещё и гонки между разрядами счётчика вроде как, и много другого асинхронного, зачем?

