Вид для печати
А вот это странно. Если загрузили адрес списка, то этот адрес для чтения элементов должен инкрементироваться. А тут возникает, что загрузили адрес, он вхолостую прочитал четыре байта, а потом адрес как-то уменьшился на четыре и уже читаются снова следующие четыре байта.Цитата:
Сообщение от Titus
Адрес не инкрементируется. На младшие три бита старшего байта адреса всегда выдаются 3, 4 и 5 (если элемент двухсловный) биты горизонтального счетчика. А на старшие 5 бит выдается содержимое регистра ENTRY_ADR. Таким образом, для чтения 4-словного элемента (8 байт) младшие три бита будут прокручены 0, 1, 2, 3, 4, 5, 6, 7.Цитата:
Сообщение от Alex_K
А для чтения 2-словного элемента (4 байта (не используются) + 4 байта) младшие два бита будут прокручены 0, 1, 2, 3, 0, 1, 2, 3, а в третьем бите будет соответствующий бит адреса из регистра ENTRY_ADR.
- - - Добавлено - - -
Меня больше смущает двойной строчный импульс во время VBLANK. Ошибки вроде нет, но непонятно, зачем он такой)
- - - Добавлено - - -
Также интересно, что сигналы PSG и PSC абсолютно синхронны. Активный уровень (высокий), когда на младших 3-х битах горизонтального счетчика значения 7, 0, 1, 2, а низкий уровень, когда на младших 3-х битах горизонтального счетчика значения 3, 4, 5, 6.
Причем, PSG ничем не маскируется, а PSC может быть замаскирован неким запросом к памяти CPU(?) по линиям RQ, CC0, CC1.
Сигналы PSG и PSC - это сигналы арбитра доступа к ОЗУ контроллерам ОЗУ ЦП и ПП. А PSC маскируется, когда контроллер ОЗУ ПП загружает значение в РА 0177010. После загрузки адреса контроллер ПП по запросам по линиям RQ, CC0, CC1 передаёт адрес видеоконтроллеру. Видеоконтроллер, получив адрес, читает по данному адресу ОЗУ ЦП. В этот момент и маскируется сигнал PSC.Цитата:
Сообщение от Titus
Всё описано в журнале ПК УКНЦ №1/95.
Только, наверное, наоборот - PSG - это доступ к ОЗУ ПП, а PSC - к ОЗУ ЦП.Цитата:
Сообщение от Alex_K
- - - Добавлено - - -
Где скачать журнал?Цитата:
Сообщение от Alex_K
В смысле "с удвоенной частотой" ?Цитата:
Сообщение от Titus
У меня как всегда "склероз" - нет книжки под рукой. Сиё часом сделано не "сдвига" полей видеокадра по вертикали ? другими словами чтоб строки (чёт нечет) физически чередовались по вертикали. По хорошему надо смотреть стандарт на видеосигнал.
Не с удвоенной, а просто два импульса, в начале строки и в конце. Но это, повторюсь, если я не ошибся в схеме, но пока что ошибки не нахожу.Цитата:
Сообщение от AlexG
Нет, не думаю, что это сделано для сдвига, он делается иначе. И интерлейса на УКНЦ у нас нет)
Да как обычно - на нафиг никому не нужном и не интересном сайте УКНЦ & PDP-11Цитата:
Сообщение от Titus
Всему поможет Яндекс с Гуглом. Смотрите и качайте.Цитата:
Сообщение от Titus
Очень полезный журнал. Благодаря ему, стало понятно, что я расшифровал схему формирования видеосигнала правильно)Цитата:
Сообщение от Alex_K
https://pic.maxiol.com/images2/15931...1439263.01.png
Тут все видно, что после 288 линий экрана идут 3 пустые строки (строчный синхроимпульс отрицательный), затем идут 3 строки кадрового синхроимпульса, во время которого идут инверсные строчные синхроимпульсы, как мне видится, все же удвоенной частоты. Ну а затем опять 18 строк пустых. Всего 24 строки VBLANK. Все тайминги определил правильно, все строки правильно. Ура) Теперь надо найти стандарт на сихнросмесь, чтобы понять, зачем во время кадрового синхроимпульса, строчные инверсные и удвоенные.
Возможно, это уравнивающие врезки.Цитата:
Сообщение от Titus