Вид для печати
спасибо! буду пробовать вникать на выходных.Цитата:
Сообщение от zebest
Главное - проверил соответсвие соединений от пина памяти к пину циклона.Ошибок не нашел.
Чисто как предположение - может влияет провочный монтаж или отсутвие терминальных резисьоров на линиях памяти. Это моя учебная макетка и я не упрощал монтаж.Итак потратил 3 месяца на пайку проводов)
тогда бы теест все равно работал, но может быть сыпал ошибками.Цитата:
Сообщение от backa
Скинь проект в архиве, посмотрю на него в квартусе
Может Ваш опытный глаз заметит что-то...Цитата:
Сообщение от zebest
Тааа, я-то как раз ненастоящий сварщик, опытные затихарились что-то..
я так думаю, эта схема должна работать\перебирать цифирьки, даже в отсутствии SDRAM ( ну вдруг непрально подсоединена), с ошибкой конечно, но перебирать.
Если цифры стоят на месте - я бы сказал, что не работает модуль mem_tester, а не работать может елси нет тактовой clk на входе, что маловероятно, и если ресет rst_n все время активен.
Вот и подай туда идиниЦЦу для пробы)
И да, мой 17-й квартус не понимает чипа 10 LP
вот это то и обидно - надеялся на реальную помощь в том , что МНОГИЕ тут уже проходили на этом форуме. Я так понял, что данный тест многие использовали при сборке данного устройства на FPGA (или подобных ему) - могли бы поделиться своими соображениями ))Цитата:
Сообщение от zebest
Как я уже сказал , что этот тест для меня не как просто увидеть картинку на экране а гарантированно проверить память. Если она не работает в таком подключении - я просто вернусь к статите на 512К(все на панельках и заменяться в течении 5 минут) и буду дальше осваивать "железоописание".
У меня в планах развести на плате свой борд с PicoW - там SDRAM будет подключена по всем правилам - с выравниванем длин дорожек и терминальными резисторами. Но это все ПОТОМ)))
Вам, zebest, очень признателен на ответы в этой теме и в других!
работает и переберает "что-то" - на всех вывожах , кроме А12 и А11, идет числодробилка - осциллограф и утилита TopJTAG Probe тому подтверждение). Я посмотрел внутренним лог. анализатором внутри FPGA - сигнал START ( start(dram_start) ) стоит как вкопанный - на RESET не реагирует . 32разрядные считчики ошибок и удачных проходов "passcount" и "failcount" в нулях - так как и на экране - чуда не случилось - что вижу на экране то и внутри тестаЦитата:
Сообщение от zebest
вчера проверил КАЖДЫЙ вывод SDRAM и соответсвующий вывод FPGA - ошибок в подключении нет.Цитата:
Сообщение от zebest
вот тут точно согласен на все 100% - но и ошибок нет (((Цитата:
Сообщение от zebest
да - я тоже вчера начал его внимательно "изучать" диаграммы сигналов - жалко что памяти лог анализатора не хватает на много(((Цитата:
Сообщение от zebest
есть да еще и какой сигнал - все как положено через резистор 33 Ома. 84МГц. Я понижал до 50 но это все не помогло - думал изза монтажа проводами наводки на такой частоте - осциллографом сигналы чистые.Цитата:
Сообщение от zebest
ресет лог анализатор показал, что четко синронно работает внешним. Модуль resetter отрабатывает правильно.Цитата:
Сообщение от zebest
Именно это и планирую сделать - но моя возня с этим тестом была направленна на практическое использование его - удостовериться что моя SDRAM работает и подключенна верно (провода и отсутсвие терм. резисторов не влияет на ее работу) . Очень странно ведет себя комп в конфигурации ZX128, где используеться SDRAM - только пара игр удачно загрузилось и работало - остальные сразу сбразывались в бейсик48.Цитата:
Сообщение от zebest
я не помню с какой версии он добавился. 18ую ставил из соображений самой последней нормально работающей под Win7 с NIOSII - надеюсь что дойду до него (все-таки программирование в "привычном" понимании для меня ближе - вся проф. деятельность связана с ним. Хотя описание железа тоже завлекает своими возможностями - но это все лирика , не имеющая отношения к тесту)Цитата:
Сообщение от zebest
Я уже начал задумываться , чтобы проверить память с помощью скрипта на Python-e c помощью "JTAG Live Studio" но его медлительность не даст нормально работать памями SDRAM - все-таки есть минмиальная часто регенерации - иначе гарантированная потеря данных ....