Гм, может он както хитро компилит...
Это же ты сам и писал. Мож ещё какой то глюк в проге?
---------- Post added at 21:38 ---------- Previous post was at 21:37 ----------
Переходи на квактус.
Вид для печати
Для начала нужно попробовать сделать как можно проще, например переписать вариант подключения от В.М.Г.:
Код:CS_AY = !IORQ & !IORQGE & M1 & !ADDR[1] & ADDR15; Active "1"
BC1 = CS_AY & ADDR14; 0 when OUT #BFFD or not AY port
BDIR = CS_AY & !WR; 0 when IN #FFFD or not AY port
У меня формирование сигнала CSFD происходит в другой CPLDшке, не в той где формируются сигналы для AY.
Кстати, посмотрел свой старый проект ZXM-777, там для AY я подмешивал сигнал RD. Также и lisica это предложил. Взял добавил линию RD и AY стал нормально работать. Пока для меня загадка почему сигнала WR не достаточно. Ладно эту проблему решили, осталась забычивость контроллера FDC про то, что надо читать :)
В качестве обогревателя она вполне ничего, а как ПЛИС - прошлый век.Цитата:
Как вообще сами по себе ПЛИС EPF10K50VRI240 (наш отечественный аналог 5576ХС1Т), по параметрам, возможностям и т. д.?
А по цене наш "аналог" - даже лимонеру будет жирно дорогим.
Если начинать работать с ПЛИС-ами, надо брать что-нибудь наподобие EP3C25E144I7N. Ценник у нее, конечно, приличный, но ПЛИС того стоит и всяко дешевле чем "аналог" ПЛИСа из прошлого века (в кавычках - это потому, что "аналог" - явно натурально спионереные альтеровские кристаллы). По объему EP3C25, во всяком случае, на порядок лучше чем EPF10K50, и по скорости лучше, и по потреблению намного меньше.
А в некоторых вещах серия FLEX10K вообще годится только глюкало делать (в смысле чтобы кидать в глубокий колодец, ожидая звук "глю!").
Единственное применение для EPF10K50 - в военных проектах, где импорт нельзя использовать, дыры затыкать, да и то только в тех, где начальники самые тупокасочные...
Насчет ёмкости/цены? Нижний предел для FPGA я уже озвучил, но это надо сильно поискать, обычно цены от 300рублей.
Букафка С с последующей циферкой означает ёмкость чипа в тысячах макроячеек. Например, С12 означает примерно 12000. Если быть еще точнее, то не макроячеек (это понятие относится к CPLD), а неких LE. Но суть тут похожая.
Для примерного сравнения - Z80 занимает 2100LE, при условии, что использованы все ресурсы процессора. Если не использовать в проекте захват шин, прерывания, регенерацию памяти процессором - то и количество необходимых ячеек уменьшается.
В одну ячейку влезает некая кучка логики, типа триггеры-регистры, россыпь простой логики. На примере "Орион-2010" (вы ведь схему Ориона видели?) - процессор съел 1900LE, остальная логика схемы - около 200LE. Далее я уже запихивал в оставшиеся 800 ячеек всякие компорты, драйверы клавиатуры, часы, не помню чего уже...
Это я привел для примерного представления о "расходе" ячеек на проектах, аналогичных "нашей направленности".
Поэтому можете теперь примерно прикинуть, что же можно упихнуть в 25000LE :)
---------- Post added at 00:13 ---------- Previous post was at 00:09 ----------
Тут сложнее :( Я пока книг, подобных изучению микроконтроллеров для ПЛИСок не видел. Сам купил когда-то книжицу "VHDL: справочное пособие по основам языка", Бабак В.П., издательство "Додэка". Там достаточно разжеванно описан этот язык, с примерами реализаций. Её могу порекомендовать. А остальное - найдется в интернетах, по запросу "VHDL Verilog для начинающих" :)
техдоки - "Большую Красную Книгу" по ирише - выкладывал народ тут на форуме. уже и бинарники есть и вроде платы уже ктото собирал - усё есть господа. :)