Здравствуйте!
Подкиньте схему сабжа, собираюсь использовать ру5 вторым этажом.
Заранее спасибо!
Вид для печати
Здравствуйте!
Подкиньте схему сабжа, собираюсь использовать ру5 вторым этажом.
Заранее спасибо!
ищи схемы от атас/символ
всем привет.
Имею форум бк-09 с т34вг1, решил дополнить память до 128 кБ, но прежде немного разобраться в принципе работы.
Ознакомился с ресурсом http://zxbyte.ru/t34vg1.htm , там указано что на эту МС подается 8 МГц, ладно, пусть будет так.
Далее решил разобраться с даташитом на МК4164 т.к. на к565ру5 есть лишь предельно сжатые сведения из справочника от А.В. Нефедова, в которых проще запутаться чем что то понять (ИМХО). Короче, сделал из даташита вырезку временной диаграммы на чтение (от себя сразу добавил числовые значения, что бы легче усваивалась) http://savepic.net/7716552.jpg
И вот здесь у меня возник первый вопрос, вообще разрушающий всю, сложившуюся у меня в голове, картину работы к565ру5 . на рисунке красным подчеркнуто время между запуском cas и ras. Максимум оно может быть 75 нс, получается что схема управления памятью должна тактироваться с частотой не менее 13.3 МГц и не более 50 МГц. Но как же тогда вообще работают спектрумы с кварцем на 7 МГц?
Возможно кто то снимал осциллограмму с к34вг1? Посоветуйте в каком направлении думать.
PS Перед этим ознакомился с веткой про тестер ДРАМ на пике, не спроста, я думаю, автор взял частоту работы 20 МГц, а не 8 или 7 МГц...
Сожалею, только претензии не ко мне, а к MOSTEK (правда уже почившей)http://s020.radikal.ru/i717/1602/da/9e2537209503.jpgЦитата:
Сообщение от HardWareMan
Постараюсь иначе сформулировать свой вопрос: как в т34вг1 формируется задержка между сигналами, которая меньше периода частоты кварцевого генератора Спектрума? Может быть кто знает?
может быть, вам поможет схема Балтика, по мотивам которого был создан этот чип.
не вникал в кривой балтик, а нормальные клоны формируют 'RAS на ТМ2 :
7МГц (Т0) на вход С
3.5МГц (Т1) на вход Д
Инвертированный Т1 это 'CAS
Прямой выход с ТМ2 это 'RAS
прямой выход (CAS получается или ~T1)? а не вход ли (T0) и есть ~RAS?Цитата:
Сообщение от doorsfan
Если T0 (~ras) 7mhz меандр попадающий на clk D-trigger-a а T1 (~cas) инверсный выход этого же триггера идущий на вход D, то и выйдет что задержка между спадом T0 и T1 будет равна полупериоду T0 как раз что надо для задержки между ~ras и ~cas.
Народ, ну помогите же!
Подкиньте схему расширения до 128 дополнительными ру5, а то весь инет перерыл, и ничего не нашел. Схема Atas не подходит по причине замены ру5 на ру7.
Посмотрел схему тут: http://sblive.narod.ru/ZX-Spectrum/ATAS/ATAS256SCH.gif оно мне кажется или там на схеме "условно" показали варианты расширения и на ру5 и на ру7 и на 44256? Хотя в самой схеме они подключенны все одновременно но в этом же нет смысла никакого, да и на монтажке http://sblive.narod.ru/ZX-Spectrum/ATAS/ATAS256MONT.gif корпуса 44256 перекрывают первую линейку (d21-d28). Ну т.е. в случае с РУ5 устанавливают 2 линейки РУ5 (d21-d28 и d31-38), в случае с РУ7 - одну линейку (d21-d28) ну и в случае 44256 ставят 2 микрухи в специально разведенное место которое по расположению перекрывает линейку (d21-d28).Цитата:
Сообщение от kox
Так что схема расширения должна подойти, просто отогнуть ras (4 нога) и подать туда AМ8 сигнал из собранной схемы расширения.
Атас вообще специфичный комп - в нем как и в обычном компьютере память вроде, а 256 включается с ноги ВВ55. То есть он сам по себе свой собственный комп. Если не изменяет память то вроде говорили что там бейсик несколько изменен для поддержки такой кривой памяти.
Я так подозреваю что нужно то что в архиве. Тоже планирую Мастер расширить.Цитата:
Сообщение от kox
я по этой схеме Мастер-у память расширял, схема рабочая 100%
Огромное вам спасибо!
Сделал по этой схеме, один тест проходит нормально, другой тест- пишит что неисправны некоторые банки, третий иногда проходит без ошибок, иногда с ошибками примерно 50/50.
Всем спасибо еще раз!
Нашел глючную микросхему ОЗУ, заменил, все четко работает.
Всем привет.
Вот снял осциллограмму сигналов /ras и /cas на своем компе с Т34ВГ1, и совершенно не могу ее понять.
http://savepic.net/7804994.jpg
Единственное ч то мне приходит в голову: 2 - обращение к памяти 4 регенерация, или наоборот :( Но зачем тогда 3 обращения по /cas ? Может кто сталкивался и знает в чем смысл...
Это надеюсь диаграммы снятые без подключенного процессора? Где именно 3 /CAS-a?Цитата:
Сообщение от Антипко
Видимо там где 1 /RAS и потом 2 /CAS подряд это защелкивание малшей части адреса (она для пикселей и атрибутов одинаковая) а потом чтение сначала пикселей потом атрибутов (или наоборот, так как не ясно в каком состоянии шина адреса РУ-шек в момент /CAS-a). Так называемый page-mode, как я понимаю такой прикол не прокатит на наших РУ7 изза того что page-mode там нету а есть какой-то свой не похожий на буржуйский но все же nibble-mode.
:) Вы будете смеяться, но диаграмма снята с подключенным процем, точнее с припаянным. Мене его так продали. :)Цитата:
Сообщение от bigral
Спасибо за ответ про page-mode, в принципе, мысль такая проскакивала. Пазл сложился при упоминании пикселей и атрибутов. Склоняюсь к мысли что первое обращение, это обращение процессора к памяти, но это я потом посмотрю по поведению /WR. Не буду делать великого секрета для чего я взялся изучать работу ПЛИС, вместо того что бы просто сверху напаять 8 РУ5. У меня есть (склоняюсь к мысли, что и у всех пользователей ресурса есть что то подобное ) микросхема на 128 КБ с 2 CAS-ами. Но там задержка RAS-CAS не более 25 нс. Решил реализовать промежуточный буфер-контроллер памяти на 24 МГц. Думал Т34ВГ1 за цикл дает один провал RAS-CAS а потом "отдыхает" до следующего обращения. А тут в цикле 2 совершенно разных обращения :(
ЗЫ
1 CAS начинается прямо под цифрой 2
2 CAS начинается под буквой "мю"
3 CAS начинается на 120 наносекунде в 4 квадранте ИМХО
процессор нужно застопорить, либо /clk посадить на землю либо /busrq /wait, потом снимать диаграммы логическим анализатором, он запишет какое-то время как "на ленту" и потом можно будет анализировать, а иначе это все догадки
странный момент про максимальную задержку между ras-cas обычно указывают МИНИМАЛЬНУЮ а не максимальную... и что будет если превысить это время? какая тут логика?
На самом деле: как все просто :) и выпаивать ни чего не надоЦитата:
Сообщение от bigral
У меня в 5 посте приведен кусочек даташита, так там четко определена и минимальная и максимальная величина задержки, как я себе думаю не спроста, лишь обращение по CAS может идти "вечно".Цитата:
Сообщение от bigral
Логика простая: не работает :) я делал переходник на более быструю микросхему памяти, ее тайминги вполне удовлетворяют требования для К565РУ5 кроме клятой задержки RAS to CAS. Результат просто черный экран, хотя микросхема заведомо рабочая.Цитата:
Сообщение от bigral
По идее тогда надо ставить промежуточный буфер сохраняющий адрес при обращении но работающий с памятью на более быстрой скорости, сложная и печальная схема будет на одновибраторе чтоли... или с другим (clk#2) доменом синхронизированным с основным clk? ДА?
Т.е. сама абсурдность этого выхода нам говорит что разработчикам проще было бы всю эту логику засунуть в сам чип без которой он становится малоприменимым для медленных устройств.
В даташите указали время доступа к памяти начиная от сигнала RAS (оно 100нс для 4164) т.е. чтобы эта цифра была логична нужно указать время для задержки ДО наступления CAS так чтобы минимальной длинны CAS-a хватило... Так что это условное значение.
Черный экран - наверно виснет на ROM basic48, надо вытащить ROM чтоб увидеть какой там "матрас" или TEST48 поставить.
Привет! Всем кто знаком с данной темой, наверняка известна схема расширения Бориса Иванова из Смоленска 1995 года. Вот у меня возник вопрос применительно к ней. Ни где не нашел коэффициент разветвления по выходу для пинов к1858вм1 (у меня стоит такой), потому не знаю, как подсоединять схему расширения: в частности шину данных схемы подключать до резисторов идущих к ПЛМ или после, а управление (/int, /wait итп) подключать напрямую к процу (вдруг сгорит :( ) или через резисторы?
С уважением.
Антипко, по даташиту получается, что сначала подаётся RAS, и одновременно с ним или чуть раньше ROW ADDRESS, который держится минимум 20 нс. Затем, не раньше 20 нс и не позже 75 нс, подаётся CAS и одновременно с ним или чуть раньше COLUMN ADDRESS, который держится минимум 45 нс, при этом, RAS тоже удерживается.
Да, так оно и есть.
Посмотрел на схемку, тут такой вопрос.
Генератор на 1,75мгц вроде как только звуковому процу нужен?
Где взять схему этой самой дельты и где потом брать пзу?
Видео подключения 128 к "Нафане" http://zx-pk.ru/threads/27660-pevm-%....html?p=910733
Ну хоть ктото показал
И как оно будет работать тогда? Если там на входе trigger (что так и есть, судя по всему) то оно должно срабатывать ровно по срезу /RAS, это значит что ROW ADDRESS должен УЖЕ быть до этого самого среза. Там же не latch на входе (по идее) иначе надо было бы убирать /RAS перед /CAS чего не происходит никогда. Короче "одновременно с ним" - плохой подход.Цитата:
Сообщение от AzAtom
Клонов из 90-ых на плис много! Где тот герой что запилит такую платку расширения для них? )Цитата:
Сообщение от life
В гнездо проца, только память не на рушках, нужно что-то компактное, SRAM? Лучше сразу 512/1024. Ну и само собой AY на плате. А возможно ещё и "кэш" =:-o
А то у меня Квант БК есть, но ему катастрофически не хватает 128 и AY ((