Еще один Орион НЕ на ПЛИС или калинка-малинка по-русски

[LeoN65816]

Denn, несколько советов.
По схеме тактового генератора: в момент записи в порт #FC у сигнала CLK (на выходе 2И-НЕ) в случае разных фаз переключаемых частот однозначно будут глитчи и как их прохавает проц ты, наверное, догадываешься... Поэтому засинхронь сигнал CLK еще одним D-триггером теми же 40 МГц.

т.к. ВВ55 и МК физически не смогут даже на 10 МГц, а уж на 20 - и подавно.

Возьми NEC D8255AC-2, D82C55AC-2, КР1834ВВ55А (длительность nRD >= 150 нс [3 такта 20 МГц], длительность nWR >= 100 нс [2 такта 20 МГц]).

Но для работы с таким RAM-диском придётся переключаться на клок 2,5 МГц, т.к. малопотребялющее СОЗУ на клоке 20 МГц работать не будет.

Цикл чтения/записи памяти от 2 тактов. При 20 МГц это от 100 нс. Сейчас полно низкопотребляющей статики с доступом 35, 55, 70 нс, в том числе и в DIP-корпусе.

[Advertiser]

[Denn]

По схеме тактового генератора: в момент записи в порт #FC у сигнала CLK (на выходе 2И-НЕ) в случае разных фаз переключаемых частот однозначно будут глитчи и как их прохавает проц ты, наверное, догадываешься... Поэтому засинхронь сигнал CLK еще одним D-триггером теми же 40 МГц.

Насколько я знаком с МП, в них все действия привязаны к тактовым импульсам. Соответственно, программное переключение портов также происходит по клоку.
Прошу пояснить, откуда могут взяться глитчи?

Возьми NEC D8255AC-2, D82C55AC-2

Я возьму, а другие посмотрят и скажут "да ну его нафик", ещё какие-то дефицитные микросхемы нужно, побираться по китайским аукционам...

Впрочем, на порт пользователя таки придётся ставить быструю "ВВ55", но он далеко не всем нужен.

Цикл чтения/записи памяти от 2 тактов. При 20 МГц это от 100 нс. Сейчас полно низкопотребляющей статики с доступом 35, 55, 70 нс, в том числе и в DIP-корпусе.

У меня есть ОРИОН-ПРО и я знаю вот что. В нём есть два варианта работы ПЗУ Монитора: прямой и с вэйтами. Выбирается джамперами на плате. В аннотации написано, что если ПЗУ "медленная", то нужно выбирать второй вариант. У меня импортная УФ ПЗУ с реакцией 120нс, при прямом подключении, на тактовой 5 МГц комп работает с глюками, а на тактовой 10 МГц не стартует вообще! При переводе на вэйтовый вариант комп работает без проблем. Из чего я делаю вывод, что 120нс не достаточно для МПС с клоком ЦП 10 МГц и даже 5 МГц (нестабильная работа).
Дальше по аналогии: 70нс памяти не достаточно для 20 и даже 10 МГц.
Можно конечно собрать на макете и проверить, но мне результатов на Орионе-ПРО достаточно. Это не теория, а честная практика.
Поэтому для беспроблемной работы на 20 МГц я предпочту ставить 10нс СОЗУ CY7C1049D-10VXI.

[LeoN65816]

Прошу пояснить, откуда могут взяться глитчи?

в момент записи в порт #FC у сигнала CLK (на выходе 2И-НЕ) в случае разных фаз переключаемых частот однозначно будут глитчи

1. Смотрим вложение. Длительность глитчей меньше минимально допустимых длительностей единицы или нуля тактовой, во вложении пример для 20 МГц процика. На меньших турбах (10, 5) эти глитчи проц на 20 МГЦ прохавает.
2. Задержка положительного фронта nPC от текущей тактовой (от положительного фронта? от отрицательного фронта? запись в порт? или триггер маппируется на память? от этого всего и зависит задержка) во вложении идеализирована. В натуре все будет под еще большим вопросом.
3. Поэтому тут надо делать даже не так, как в начале предложил, а по принципу мастер-помощник. Прямой выход с твоего триггера (мастер) турбы подается на второй D-триггер (помощник) и тактируется nLCLK (то есть загоняем момент переключения в зеленую зону вложения). А уже с него прямой и инверсный по-твоему на вилку комбинаторики. И желательно еще CLK (все-таки это клок) засинхрить теми же 40 МГц (хоть и задержка получается, зато надежно для клока).

[Denn]

LeoN65816, спасибо за предметный интерес к теме и картинки. Насколько я понял, суть поднятой проблемы в задержках распространения сигнала от порта до логики коммутации.

Я вижу работу этого узла следующим образом:



В моём варианте глитчи не получаются. Если где-то неправ, поправьте.

[LeoN65816]

В моём варианте глитчи не получаются. Если где-то неправ, поправьте.

Не прав. Нарисуй растактовку счёта ИЕ7 и сравни со своим рисунком. Увидел ошибку?
А теперь разрисуй все возможные варианты 20 <-> 2.5 (то есть на каждом положительном фронте с учетом задержки nPC). Увидел глитчи?

PS. Я весь день потратил на рисование того вложения, там все наглядно видно. Но ты, почему-то, упорно не хочешь видеть очевидные вещи...

[Denn]

LeoN65816, теперь я понял, о чём речь.

Не прав. Нарисуй растактовку счёта ИЕ7 и сравни со своим рисунком. Увидел ошибку?

Это не ошибка, а рассмотрены не все возможные ситуации

Хорошо, а какой вред возможен от паразитной "иголки" в случае переключения при разных "фазах" ?

Если время импульса клока будет короче возможностей процессора, то он (процессор) изменений сигнала просто не заметит (перезарядка паразитной ёмкости не произойдёт и лог. уровень сигнала для МП не изменится).

Можно сделать привязку переключения к фазе низшей частоты, и таки да это потребует двух ступеней триггера, но вопрос: насколько оправдано это усложнение схемы?

В момент той самой "иголки" МП будет завершать отработку команды записи в порт #FC, нам в общем-то без разницы с какой скоростью он отработает один такт машинного цикла.

- - - Добавлено - - -

П.С. "глитчем" я всегда называл коллизию на шине, когда "0" на короткое время "ударяется" с "1"... впрочем, не суть..

[LeoN65816]

теперь я понял, о чём речь.

Дык, а что спасибку-то не пнул...

Это не ошибка, а рассмотрены не все возможные ситуации

Ошибка №1: фазы тактовых
Ошибка №2: "рассмотрены не все возможные ситуации" - так я тебе об этом сразу же и указал (и разрисовал!!!)...

Хорошо, а какой вред возможен от паразитной "иголки" в случае переключения при разных "фазах" ?
Если время импульса клока будет короче возможностей процессора, то он (процессор) изменений сигнала просто не заметит (перезарядка паразитной ёмкости не произойдёт и лог. уровень сигнала для МП не изменится).

Как минимум, некорректное исполнение текущей инструкции (которая сразу за переключением), а то и вообще висяк.

Можно сделать привязку переключения к фазе низшей частоты, и таки да это потребует двух ступеней триггера, но вопрос: насколько оправдано это усложнение схемы?

Плюс один триггер и один инвертор - это усложнение схемы?... Денис, я тебя таки умоляю!

В момент той самой "иголки" МП будет завершать отработку команды записи в порт #FC, нам в общем-то без разницы с какой скоростью он отработает один такт машинного цикла.

Уф-ф-ф, Денис, ты ошибаешься.

П.С. "глитчем" я всегда называл коллизию на шине, когда "0" на короткое время "ударяется" с "1"... впрочем, не суть..

Глитч - короткий вредный импульс.