Я - никак, по крайне мере в настоящее время - у меня DE10 от Altera-ы
Я - никак, по крайне мере в настоящее время - у меня DE10 от Altera-ы
Эта плата очень удобна для внутрисхемной отладки. она 5 вольтовая и по размеру можно на DIP-40 ее сажать. ну и главное уже есть софт для отладки 8bit CPU который на до адаптировать для BM1/2
Что до меня - я пока никуда кроме модели ВМ2 не смотрю, тут найти бы время и желание ее доколупатьСообщение от xolod
Более-менее закончена синхронная модель 1801ВМ2, удалены все латчи, тесты проходит с теми же таймингами что и оригинальная модель. Требует ~1900 ячеек на Циклоне-3, примерно 90МГц тактовая (соответствует 180МГц внешней частоты оригинального ВМ2). Теперь можно заниматься оптимизацией, прикручивать шину Wishbone и запускать на реальной FPGA. Выложен vm2: release 1.1a.
А какую версию схемы стоит ковырять на предмет программной эмуляции? Т.е. версию в которой не было еще внесено никаких доработок, синхронностей и т.д. Т.е. чистый реверс и все.
Vslav, а куда выложен файл 1.1а ?
ZXM-Phoenix rev.01 2048K, VG93 hw emulator
С любовью к вам, Yandex.Direct
А туда же
Это коммит в ветке мастер в репозитории cpu11 на github
Чуть позже я на релизы еще навешу теги. Если с гитом не дружите, то просто тыцаете по ссылке зеленую кнопку "Clone or Download" и выбираете Download ZIP.
- - - Добавлено - - -
Оригинальную, ту что в каталоге hdl/org.
Это уже vhdl. Оно сделано как-то автоматически из схемы, или же это просто вручную описана схема?
"Вручную" описана схема.
На самом деле оно не так страшно, ошибок "ручного перевода" было не так много и при запуске они практически вылезли. А перевод матрицы микрокода, предекодера, и матрицы блока ветвления я автоматизировал, потому что вбивать вручную малоосмысленные таблицы без ошибок малореально. Возможно в модели ВМ2 еще остаются ошибки, поднимем на FPGA. запустим RT-11 и будет видно.
Последний раз редактировалось Vslav; 31.03.2019 в 09:28.
Эту тему просматривают: 3 (пользователей: 0 , гостей: 3)
Ваши права
Ответить с цитированием
