Еще один Орион на ПЛИС

[andreil]

А зачем спереди разъёмы клавомыши и видеовыход?
Не имеет ли смысл поменять местами разъём питания и сокет SD-карты и развернуть всё это передом назад?
Было бы логичнее, ЯТД.

Кнопу вкл/выкл, опять же, добавить не помешает.

1. Думал вообще всё на "лице" разместить, что бы в корпусе меньше пилить, но не поместилось;
2. USB может в любой момент понадобиться, потому он на лицевой стороне 100%, как и uSD;
3. VGA - да, логичнее не задней панели, но "так вышло" -_-;
4. Кнопка уже на БП только если. Для сброса всей схемы есть кнопка на лицевой панели - по факту сброс СТМки, которая на FPGA пошлёт сигнал сброса.

- - - Добавлено - - -

andreil, вот год, вы потратили на модернизацию схемы ОРИОН. И так не доперли как там все работает. Теперь выкатили/майнер (там мощи на 1К ОРИОН-ов) эмульгатор (мулятор – более нежно). И чего?


Уж простите за уважительный тон. Раньше я выражался не только ВЫ. Подгорало от …
Но тем неимение подгороть у меня меньше не стало, гипер активный после 15лет, к товарищам которые несут пургу.

Как то так.

Непосредственно к Ориону эта плата имеет уже не такое прямое отношение. Это только одно из возможных использований, не более того.
И да - это уже на публику не пойдёт, так что "всё моё, ничего не слышу".

- - - Добавлено - - -

А что такое синхронная схема, думаю даже на своем майнере не понял

Уж поверьте, по этой части там всё более чем в порядке, хотя на данный момент логика работает только частично - только для теста хардвари после пайки.
Участков без клока мало - самым большим является формирователь видео, где синхронность уже лишняя.

PS: Всё, ухожу в закат, может через полгода и вернусь, как перееду

[Advertiser]

[omercury]

Участков без клока мало - самым большим является формирователь видео, где синхронность уже лишняя.

Чевой?

Может наоборот?

[andreil]

Чевой?

Может наоборот?

Я про формирование из уже готовых пикселей:

ps <= ps1 when (video_mode(3) = '1') else ps2;

-- video modes manage
vm14 <= video_mode(1) or video_mode(4);
vm12 <= not (video_mode(1) and video_mode(2) and (not video_mode(4)));
vm_ps <= vm12 or (not vblank_n);
vm_st <= vm14 or (not vblank_n);
vm_pr <= not ((not vblank_n) or (vm14 and vm12));
sel16 <= (not vblank_n) or (not video_mode(4));


-- video data switchers
RR <=   (video_mode(0) and pxls(0)) when ((vm_st='0') and (pxls(1)='0'))
	else (not pxls(0)) when ((vm_st='0') and (pxls(1)='1'))
	else ps(6) when ((vm_ps='0') and ((pxls(0)='0')))
	else ps(2) when ((vm_ps='0') and ((pxls(0)='1')))
	else pxls(2) when ((vm_pr='0') and ((sel16='0')))
	else '0';
GG <=   (video_mode(0) or pxls(0)) when ((vm_st='0') and (pxls(1)='0'))
	else '0' when ((vm_st='0') and (pxls(1)='1'))
	else ps(5) when ((vm_ps='0') and ((pxls(0)='0')))
	else ps(1) when ((vm_ps='0') and ((pxls(0)='1')))
	else pxls(0) when ((vm_pr='0') and ((sel16='0')))
	else '0';
BB <=   (video_mode(0) and (not pxls(0))) when ((vm_st='0') and (pxls(1)='0'))
	else pxls(0) when ((vm_st='0') and (pxls(1)='1'))
	else ps(4) when ((vm_ps='0') and ((pxls(0)='0')))
	else ps(0) when ((vm_ps='0') and ((pxls(0)='1')))
	else pxls(3) when ((vm_pr='0') and ((sel16='0')))
	else '0';
II <=   '0' when ((vm_st='0') and (pxls(1)='0'))
	else '0' when ((vm_st='0') and (pxls(1)='1'))
	else ps(7) when ((vm_ps='0') and ((pxls(0)='0')))
	else ps(3) when ((vm_ps='0') and ((pxls(0)='1')))
	else pxls(1) when ((vm_pr='0') and ((sel16='0')))
	else '0';

Здесь - 99% асинхронности. Это тот участок, который в оригинале был реализован на КП12/КП11 и мелкой логике.