Цитата Сообщение от ivagor Посмотреть сообщение
А с доработкой получается примерно следующее: +2 такта ожидания на каждый доступ к памяти и доступ к памяти выравнивается по границе четных тактов.
При работе на 5(10) МГц в ПРОшке ЦП "вэйтится" при обращениях к памяти (ОЗУ и ПЗУ) и к портам. Этот момент концептуальный, от доработок не зависит.