Цифровая археология: 1801 и все-все-все

[Vslav]

Микрокод менять нет смысла

Я сделаю дополнительный флажок из предекодера, что инструкция "в группе риска". И буду модифицировать Next-Address-Field только если флажок активен, все будет аккуратно.

[Vslav]

Большое спасибо Юре yu.zxpk за добавление поддержки отладочной платы на Artix7 - https://github.com/ChinaQMTECH/QM_XC7A35T_DDR3/
Сегодня его Pull Request, наконец, замерджен и выложен в репке.

Это хорошая иллюстрация как можно вкладываться в проект:

1. fork
2. update the code
3. pull request
4. review
5. Merge

И коммит с Вашим именем в качестве автора навсегда остается в проекте
Самое сложное - пройти пункт 4

[yu.zxpk]

Больше гемора было с описанием top-модуля (сигналов) и сборкой ROM из MAC на Linux. Ну и с ROM на BRAM (не вошло в PR)

[Hunta]

Больше гемора было ... и сборкой ROM из MAC на Linux. Ну и с ROM на BRAM (не вошло в PR)

Когда меня это достало, написал скрипт на powershell-е, который берёт листинг MACRO и делает из него MIF

[Hunta]

Vslav, добрый день. Консультация нужна. Асинхронный сброс триггера - насколько это плохо, насколько хорошо? В варианте, когда триггер один и в варианте, когда из триггеров собран регистр на какое то количество разрядов?

[Vslav]

Vslav, добрый день. Консультация нужна. Асинхронный сброс триггера - насколько это плохо, насколько хорошо? В варианте, когда триггер один и в варианте, когда из триггеров собран регистр на какое то количество разрядов?

Да нормально, асинхронный сброс - это штатный режим в нонешних FPGA. Там важно чтобы "иголок" на этом асинхронном сбросе не формировалось, иногда бывает, поэтому лучше его формировать с выхода триггера.

[Advertiser]

[Hunta]

Спасибо!

[ilynxy]

Vslav, добрый день. Консультация нужна. Асинхронный сброс триггера - насколько это плохо, насколько хорошо? В варианте, когда триггер один и в варианте, когда из триггеров собран регистр на какое то количество разрядов?

Ещё немаловажно время перехода в неактивное состояние асинхронного сброса по отношению к активному фронту тактирующего сигнала. В этом смысле он ведёт себя как обычный синхронный сигнал и должен соответствовать времянкам (у альтеры это называется release time). То есть устанавливаться он может асинхронно, а вот отпускать его нужно синхронно с тактовым. Собственно рекомендация формировать его с выхода триггера (или метастабильного триггера — цепочки из двух-трёх) решает эту проблему автоматом.

[yu.zxpk]

У Xilinx в доке есть описание макроса XPM_CDC_ASYNC_RST (Parameterized Macro: Asynchronous Reset Synchronizer)

This macro synchronizes an asynchronous reset signal to the destination clock domain. The resulting reset output will be guaranteed to assert asynchronously in relation to the input but the deassertion of the output will always be synchronous to the destination clock domain.

[AlexG]

Ещё немаловажно время перехода в неактивное состояние асинхронного сброса по отношению к активному фронту тактирующего сигнала. В этом смысле он ведёт себя как обычный синхронный сигнал и должен соответствовать времянкам (у альтеры это называется release time). То есть устанавливаться он может асинхронно, а вот отпускать его нужно синхронно с тактовым. Собственно рекомендация формировать его с выхода триггера (или метастабильного триггера — цепочки из двух-трёх) решает эту проблему автоматом.

это на тот случай когда сброс "ходит" по всей плисе и важно чтоб сброс деактивировался ДО прихода очередного такта. Блин. криво изясняюсь. Это типо как в левой половине схемы сброс уже не активный и схема уже тактируется клоком, а в правой части схемы сброс ещё активен.