Выбор языка описания электронных схем (Verilog, VHDL и другие)

[AlexG]

"выстрелить в ногу" возможно даже из не заряженного ружья.
Ада несомненно "суперстар" - но увы это не основное средство производства в бизнесе.
Ровно так же как и всякие надстройки на VHDL/V/SV (это про Clash и еже с ними) если хочется "работать" непосредственно с железом.
Следующий уровень после SV это "условно С++" (который преобразуется средой разработки в VHDL/V/SV). Сиё позволяет реализовывать "математические", "ИИ" идр алгоритмы в железе.
Каждому языку своё время и место применения.
пс: в SV есть фича "интерфейс" - это что типа набора проводов (adr[16], Data[8], rd, wr итд), который позволяет одним "росчерком пера" завести в описание модуля все нужные сигналы и в случае изменения комплекта этих сигналов достаточно только отредактировать описание "интерфейса" (без беготни по описаниям модулей, где используется оный интерфейс).
пспс: есть ещё ряд достаточно приятных фичъ... читайте книжки (правда все они на англицком).

[Advertiser]

[Hunta]

в SV есть фича "интерфейс" - это что типа набора проводов

entity KL11 is
  port
  (
      busClock  : in  std_logic

    ; FromBus   : in  typeFromBus
    ; ToBus     : out typeToBus

    ; UartClock : in  std_logic
    ; RXin      : in  std_logic
    ; TXout     : out std_logic
  );
end KL11;

.....

  Chasis0: ChasisM
    port map
    (
        FromPDP11ToSlot        => PDP11_20_IOPBus.FromBus
      , FromSlotToPDP11        => PDP11_20_IOPBus.ToBus

      , FromBusToSlot(0)       => SysRegs0.FromBus
      , FromSlotToBus(0)       => SysRegs0.ToBus

      , FromBusToSlot(1)       => Rom0.FromBus
      , FromSlotToBus(1)       => Rom0.ToBus

      , FromBusToSlot(2)       => Rom1.FromBus
      , FromSlotToBus(2)       => Rom1.ToBus

      , FromBusToSlot(3)       => Uart0.FromBus
      , FromSlotToBus(3)       => Uart0.ToBus

      , FromBusToSlot(4)       => KW11L0.FromBus
      , FromSlotToBus(4)       => KW11L0.ToBus  

      , FromBusToSlot(5)       => RK0.FromBus
      , FromSlotToBus(5)       => RK0.ToBus

      , FromBusToSlot(6)       => RL0.FromBus
      , FromSlotToBus(6)       => RL0.ToBus

      , FromBusToSlot(7)       => SwitchesDisplay0.FromBus
      , FromSlotToBus(7)       => SwitchesDisplay0.ToBus

      , FromSlotToMemory       => Memory0.ToMemory
      , FromMemoryToSlot       => Memory0.FromMemory

      , FromBusMasterToSlot(0) => PDP11_20_MemoryBus.FromBusMaster
      , FromSlotToBusMaster(0) => PDP11_20_MemoryBus.ToBusMaster

      , FromBusMasterToSlot(1) => RK0BusMaster22.FromBusMaster
      , FromSlotToBusMaster(1) => RK0BusMaster22.ToBusMaster

      , FromBusMasterToSlot(2) => RL0BusMaster.FromBusMaster
      , FromSlotToBusMaster(2) => RL0BusMaster.ToBusMaster
    );

- - - Добавлено - - -

А, да, описание ChasisM

  type arrtypeFromBus   is array (natural range <>) of typeFromBus;

entity ChasisM is
  port
  (
      FromPDP11ToSlot     : in  typeFromBus
    ; FromSlotToPDP11     : out typeToBus

    ; FromBusToSlot       : out arrtypeFromBus
    ; FromSlotToBus       : in  arrtypeToBus

    ; FromSlotToMemory    : out typeFromBusMaster
    ; FromMemoryToSlot    : in  typeToBusMaster

    ; FromBusMasterToSlot : in  arrtypeFromBusMaster := zeroFromBusMaster
    ; FromSlotToBusMaster : out arrtypeToBusMaster
  );
end ChasisM;