Screen timings

[Vladimir Kladov]

1) http://www.ramsoft.bbk.org/floatingbus.html#SNOWEFFECT и

2) http://www.worldofspectrum.org/faq/r...m#IOContention .

В первой сказано, что в модели 48K байт по адресу 0x4000 берется на такте #14347. Во второй сказано, что первая задержка получается на такте #14335. Вопрос: кому верить?

Верить тем, кто живой, т.е. ВОС.

Про всё остальное: уле надо на 8 тактов прочитать из памяти 2 байта. Это легко посчитать из соображения 128 тактов - экран 32 байта, остальное - бордюр. Всё получится, если всё сделать аккуратно. Кривизну, Хиггинс, ищите у себя в коде. Или изучайте чужой.

[ZEK]

ула за строку читает 64 байта

[Vladimir Kladov]

ула за строку читает 64 байта

Естественно, 32 байта пикселей и 32 байта атрибутов. Я что-то не так написал? Ну, извиняюсь (но думал я правильно, это точно )

[ZEK]

А как у Вас реализованы задержки в медленой памяти? Округляется время исполнения к кратной 4 тактам ??

[Vladimir Kladov]

Округляется время исполнения к кратной 4 тактам ??

По таблицам, код я выкладывал. Он, конечно, с багами, но не в части мультиколора или таймингов. Нет, не округляется (каким 4 тактам? Я даже не врубаюсь, что там можно округлять).

[ZEK]

7 тактные команды к 8 тактам (правильней конечно по машинным циклами)

[Vladimir Kladov]

7 тактные команды к 8 тактам

Так только скорпион делает.

[Higgins]

В первой сказано, что в модели 48K байт по адресу 0x4000 берется на такте #14347. Во второй сказано, что первая задержка получается на такте #14335. Вопрос: кому верить?

Здесь действительно верить FAQ на WOS. Соответственно, табличка с тактами работы ULA, которую я выписал выше тоже верна: задержки начинаются с такта #14335, первое чтение из видеопамяти на такте #14337. Такт, с которого видны чтения ULA через нечетный порт после 0x4000 и до 0x8000 -- это такт #14338 (разумеется), а не #14347, как говорит Ramsoft. (К слову, при такой реализации floatspy работает именно так, как сказано на страничке Ramsoft, т.е. просто ошиблись с подсчетом тактов.)

Возникает вопрос: если такт #14335 -- это середина ожидания в цикле ULA ДО первого чтения из памяти, то что такой ULA будет выводить на экран на такте #14336 (как об этом говорит та же страничка)?

Насчет такта первого вывода на экран WOS определенно врет. У меня получилось, что ULA выводит первые точки из ячеек (0x4000)/(0x5800) на следующий такт после первых четырех тактов чтения ULA. Это уже похоже на какую-то логику.

Теперь еще интереснее. Эта же самая страница говорит, что расчет задержки при доступе к порту ведется ровно так же, как в случае обращения к памяти.

Способ расчета величины задержки действительно один и тот же для памяти и портов. Условия и способы применения самих задержек разные. Причем задержки по памяти и портам расписаны раздельно, а задержки на дополнительных тактах M-циклов процессора смешаны с задержками по памяти. Хотя логика и причина у всех этих задержек одна и та же.

[ZXMAK]

нужно еще учитывать что читаемый байт не сразу попадает в видеосигнал, он предварительно защелкивается в сдвиговом регистре, после чего уже начинаются сдвижки...

[Higgins]

читаемый байт не сразу попадает в видеосигнал, он предварительно защелкивается в сдвиговом регистре, после чего уже начинаются сдвижки...

Да, причем у меня получилось так, что бордюр читается каждые 4 такта, т.е. дважды за цикл ULA, т.е. выводится по 8 пикселей.