Записываемый бит GOR попадает безусловно сначала в триггер G36 и на выходе формируется два сигнала CSR_GDR и инверсия ~CSR_GDR. Эти сигналы поступают исключительно только на триггер G35, который вырабатывает сигнал ~GDR (активный уровень низкий). Этот триггер G35 тактируется импульсами RDATA, нет импульсов - состояние не меняется, GDR не отрабатывает. Также триггер сбрасывается (~GDR становится высоким) по INIT. То есть можно деактивировать внутренний GDR внешним сбросом.
Далее этот ~GDR идет исключительно на L21 (вторая страница), где уже формируются широкорасходящиеся по схеме активные высокие RDINIT0 и RDINIT1. RDINIT0 формирует в том числе высокий FIN_STB и перевзводит триггер A1_WRITTEN, начинаем ждать маркер.
Также RDINITx сбрасывает PLL, блокирует выработку стробов и удерживает в нуле счетчик битов. Пока активен внутренний ~GDR - ничего не работает, ни чтение, ни запись.
Стандарт на интерфейс дисковода надо смотреть, но знаю какой именно.Сообщение от Patron
Ответить с цитированием