Специалист_МХ2 ПЛМ

[HardWareMan]

Мы в разных вселенных? Все продукты CPLD:

Общее у них только non-volatile, что означает "энергонезависимая" (что нам и нужно), а вот instant-on и single-chip есть только у MAXII и MAXV.
Далее, MAXII Handbook говорит:

Нам не хватит 300МГц по лапкам (сноска говорит что корка умеет быстрее)?

Я не осуждаю применение FPGA, т.к. по цене/возможностям оно более оправдано. Просто условия проекта на данный момент таковы. MAXV тоже подходит, но я думаю по цене оно выйдет очень невкусно. Что касается самой FPGA, то т.к. это все же SoC (наподобие NIOS от Альтеры) то время прогрузки корки значения не имеет - человек все равно не заметит.

[Advertiser]

[Vslav]

Мы в разных вселенных?
...
Общее у них только non-volatile

Причем здесь вселенные? То что в сравнительной табличке на MAX10 не написано instant on - так это просто упущение, документация на семейство MAX10 говорит что instant on - есть, устройство включается мгновенно, без всяких задержек после POR.

Деление на FPGA и CPLD весьма условное. Строго говоря CPLD - это когда вся логика в единой матрице ПЛМ, 22V10 - это классический PLD. MAX7000 и MAX3000 - тоже, там вся логика в единой матрице, а триггеры вынесены в отдельные элементы. А вот MAXII - уже не классический CPLD, там логика оформлена в виде LUT, находится близко к триггеру, все это объединяется в LAB-ы + общие интерконнекты, нет единой общей матрицы ПЛМ. MAXV примерно такой же. Поэтому MAXII/MAXV - не совсем CPLD, они достаточно близки структурно к FPGA. Добавили в MAX10 блоки памяти и назвали уже FPGA - это более соответствует получившейся архитектуре.

Нам не хватит 300МГц по лапкам (сноска говорит что корка умеет быстрее)?

Хватит Но это достаточно новый MAXII и это, строго говоря, не CPLD, хотя Альтера его так называет. Классические CPLD (MAX7) они старые, и у них есть именно архитектурные проблемы с времянками из-за того что там длинные каналы к общей матрице, а вся логика проходит только через нее. В конце 90-х у меня было очень много геморроя с PCI всего на 33МГц с MAX7 именно из-за времянок прохождения через матрицу. FPGA тех же времен (FLEX) таких проблем не имел.