С любовью к вам, Yandex.Direct
Размещение рекламы на форуме способствует его дальнейшему развитию
Пошутил, пошутил. 4980 транзисторов осталось, самых шизоидных - в нерегулярных структурах. 50-100 штук в день таких выходит разобрать и нарисовать.
Такого у меня пока нету, все жду что кто-нибудь паленый пожертвуетПокупать рановато, до завершения реверса ВМ3. А F11 тебя для девайса не устроит? Он проще (значит быстрее) реверсится.
несколько оффтоп
http://www.concept.de/products.html
что нибудь из этого поможет ? или оно совсем не применимо?
Надо изучать, так сразу точно не скажешь. Я там демки посмотрел, оно в-основном сверху идет, от верилога/RTL, инструментов для топологии я не увидел.
Да и маршрут реверса вряд ли какой новый у меня появится. Разве что хочу симулятор другой попробовать, говорят что Synopsys VCS в разы быстрее функциональную симуляцию выполняет.
PS. ВМ3 - осталось 3200 транзисторов. Какой-то дивный схемотехнический прием нарыл, триггер устанавливается мощным транзисторов вверх, а не вниз - глобальным сигналом CLK через ключ. И таких достаточно много, то есть это не ошибка, а сознательный схемотехнический прием.
Схема вот такая:
Триггер собран на Т10-Т13. T9 - это обычный сброс RS-триггера (установка делается аналогично, только подсоединяется к другому плечу).
А вот установка сделана интересно - через T8, который подключен к мощной цепи CLK. Сам T8 тоже является элементом хранения - запоминает сигнал на входе при высоком ~CLK. Также есть обратная связь, если триггер находится в высоком, то ключик T8 открываться не будет.
И тут уже работа схемы просто по ее структуре не определяется, тут уже важны физические характеристики. Допустим триггер находился в низком уровне и на затворе T8 при ~CLK=1 сформировался высокий уровень. CLK=0, NET00294 = 0, конфликта нет. Формируем переход тактового сигнала ~CLK=0, CLK=1. T8 открыт, мощный CLK утягивает триггер вверх. На входе T7 формируется низкий уровень. И вот тут возникает вопрос, насколько хорошо закрыт T7 и проходит ли через него сигнал на затвор T8. Также там вполне может быть встроен диод, который микроскопом не разглядеть.
Рассмотрим варианты:
- Т7 закрыт надежно, утечки с T8 нет, тогда приходит срез тактового сигнала CLK=0, ~CLK=1. При этом триггер сбросится. Тупость, получается на выходе всего лишь однократный импульс. Не соответствует работе схемы - на таких же триггерах собраны формирователи сигналов DIN, DOUT, SYNC и еще некоторые.
- T7 имеет просто повышенное сопротивление в закрытом состоянии или непроглядываемый диод, с затвора Т8 идет утечка на землю, он закрывается, CLK отсекается от триггера в фазе когда CLK еще высокий. Когда выходной импульс триггера потребуется завершить - подается MA_RST. В пользу этого варианта также говорит что аналогичные триггеры DIN, DOUT сбрасываются приходом RPLY.
Последний раз редактировалось Vslav; 14.12.2016 в 01:08.
Кажется, кому-то надо освежить в памяти схемотехнику триггеров на проходных ключах...
Кому?)
Шпаргалки есть http://www.chipinfo.ru/literature/ch.../200301/4.html
Эту тему просматривают: 1 (пользователей: 0 , гостей: 1)