PDP-11 на FPGA

[LeoN65816]

Verilog намно-о-о-о-го проще, чем VHDL. Очень похож на си, очень легко познается и дизайнится в нем, рекомендую.

[Advertiser]

[batr]

Verilog намно-о-о-о-го проще, чем VHDL. Очень похож на си, очень легко познается и дизайнится в нем, рекомендую.

Прошу прощения за оффтоп, но вы немного погорячились в сравнении Verilog'a с VHDL. VHDL ни сколько не сложнее Verilog'a. Просто Verilog допускает, в отличии от VHDL, некоторые вольности, которые, кстати говоря, могут выйти боком разработчику. Например, если мне не изменяет память, можно записать в регистр сигнал другой разрядности и компилятор послушно откомпилирует проект и разработчик даже и не поймёт, что у него есть в проекте неточности. В VHDL откомпилировать такой файл невозможно, т.к. он строгий язык описания и приучает разработчика к строгости и порядку. Этим он напоминает язык Pascal.
Я изучил VHDL достаточно быстро, после чего начал осваивать Verilog, но недоучил , т.к. пропало желание и время.

[Hunta]

Verilog намно-о-о-о-го проще, чем VHDL

VHDL ни сколько не сложнее Verilog'a

Как человек, знакомый с многими языками (обычными, не железячными) программирования (что то лучше, что то хуже) - могу сказать - у каждого языка есть свои плюсы и свои минусы. И - лёгкость или сложность изучения - не являются ни плюсами ни минусами. Для меня, по крайне мере. А *****код можно написать на любом языке. Из тех, которые мне знакомы - за другие не отвечу.