Цифровая археология: 1801 и все-все-все

[Vslav]

Vslav, в таблице прерываний и исключений, на стр. 55 нигде не написано про команду BPT. Она ведь тоже прерывание по вектору 014 делает. Да и в пунктах 8.3, 8.4 про неё ни слова. А с помощью этой команды отличные антиотладочные трюки делаются.

Прежде всего - большое спасибо что прочитали и прокомментировали, вместе мы можем существенно улучшить документ.
Да, как-то упустил я BPT в документации, с точки зрения микрокода там все скучно - IOT/BPT/EMT/TRAP все выполняются одинаково, только значение VSEL разное прописывается для последующей обработки.

А ещё, команда HALT, если читать эту таблицу, может быть замаскирована битами PSW10, PSW11

Что имеется ввиду? Там про nIRQ1 написано, но чтобы не было путаницы добавил в таблицу инструкцию HALT, рядышком с добавленной BPT и имеющимся IOT.

Вроде бы это уже обсуждали и выяснили, что HALT в HALT-mode работает как NOP, т.е. ничего не делает или всё-таки что-то делает.

У 1801ВМ1 нет HALT-моде, у него один-единственный режим работы, в документе это в паре мест написано, я добавил еще такой абзац:

Собственно в процессоре 1801ВМ1 нет никаких аппаратных средств или признаков "пультового" режима - процессор всегда работает одинаково. Реализация "пультового" режима заключается в микропрограммном управлении битом 3 во внешнем (по отношению к микросхеме процессора) регистре, расположенном по адресу 177716₈. При входе в "пультовый" режим по прерыванию или исключению процессор выполняет операцию чтение-модификация-запись по адресу 1777168, устанавливая бит 3. При возврате из "пультового" режима инструкциями STEP и START происходит аналогичное обращение по тому же адресу со сбросом бита 3. Особенности реализации данного бита могут различаться, например, в системах, построенных на основе 1801ВП1-030, данный бит управляет отображением ПЗУ в области адресов 160000₈-173777₈, при входе в "пультовый" режим бит 3 будет установлен и по данным адресам будет гарантировано отображено системное ПЗУ, в котором можно разместить гарантировано доступный код обработчика пультового исключения или прерывания.

Поэтому HALT всегда работает одинаково, согласно алгоритму входа в пультовое исключение. Ну и PC не корректируется при входе, поэтому указывает на следующую за HALT инструкцию.

Поэтому или в этой таблице, или в пункте 8.3 нужно как-то описать, что делают прерывания, вызывающие переход в пультовый режим, в самом пультовом режиме, может какими-то простыми словами написать. (кроме совсем очевидных случаев, типа зависаний шины - они как работали, так и останутся работать так, как работали)

В пункте 8.4 все пошагово описано - и кодом и словами. Имхо там сложно что-то добавить, ну нету "пультового" режима в ВМ1, нету . Команды в "нем" делают все то же самое что и всегда

PS. Обновленная документация на 1801ВМ 1 (05-Jul-2018), имя документа теперь фиксировано, ссылка всегда будет указывать на последнюю ревизию. Также добавлю ссылку в первый пост.

[Advertiser]

[Patron]

Собственно в процессоре 1801ВМ1 нет никаких аппаратных средств или признаков "пультового" режима - процессор всегда работает одинаково.

Это не совсем так - в HALT-моде (если не ошибаюсь) 1801ВМ1 иначе отрабатывает ошибку зависания шины - выполняет HALT_Trap вместо TrapTo_4.

[Vslav]

Это не совсем так - в HALT-моде (если не ошибаюсь) 1801ВМ1 иначе отрабатывает ошибку зависания шины - выполняет HALT_Trap вместо TrapTo_4.

У процессора 1801ВМ1 - НЕТ HALT моды. Вообще. Нет никакого бита или флага который указывал бы на различие режимов. Соответственно, ни микрокод, ни матрица приоритезатора прерываний абсолютно не могут ничего знать про "режим" - они ВСЕГДА работают одинаково.

Если есть какие-то ситуации, когда кажется что такой "режим" есть - давайте конкретно обсуждать и развеивать мифы

Реакция на зависание шины зависит от битов PSW10 и PSW11, но это не "режим".

[Patron]

Реакция на зависание шины зависит от битов PSW10 и PSW11, но это не "режим".

Если бы PSW не являлось частью процессора - тогда да. Но поскольку PSW - это часть процессора, задающая режимы его работы, то так же как и у 1801ВМ2 - у процессора 1801ВМ1 есть режим пульта, задаваемый битом PSW. В режиме HALT работа процессора 1801ВМ1 кардинально отличается от работы в режиме USER.

Это принципиальный момент, который надо чётко понимать.

[Vslav]

Если бы PSW не являлся частью процессора - тогда да. Но поскольку PSW часть процессора, то так же как и у 1801ВМ2 - у процессора 1801ВМ1 есть режим пульта, задаваемый битом PSW. В режиме HALT работа процессора 1801ВМ1 кардинально отличается от работы в режиме USER.

Это принципиальный момент, который надо чётко понимать.

Это не режим, аналогичный режиму в ВМ2/ВМ3. Цитата из документа:

PSW10
Модифицирует обработку исключения зависания шины, если данный бит ненулевой, то исключение зависания будет обрабатываться в пультовом режиме по вектору 160002₈
Единичное значение бита PSW10 также маскирует следующие прерывания:
- по пропаданию питания (срез на входе nACLO)
- пультовое прерывание nIRQ1
- прерывание от ВЕ-таймера (только К1801ВМ1Г)
- nIRQ2
- nIRQ3
- векторное прерывание nVIRQ
Бит всегда сбрасывается при входе в процедуру обработки прерывания или исключения пользовательского режима, значение бита, читаемое из вектора игнорируется. Поскольку данный бит маскирует асинхронные прерывания пользовательского режима, то его сброс может произойти только по синхронным пользовательским исключениям (ошибки или инструкции вызова исключений).
Бит также всегда сбрасывается при выполнении инструкций RTT и RTI, значение загружаемое из стека игнорируется. Фактически данный бит может быть установлен только при входе в обработчик прерывания или исключения пультового режима (хорошо подходит инструкция HALT), а также при возврате из него инструкциями STEP и START. Инструкция MTPS не изменяет данный бит.

PSW11
Модифицирует обработку исключения зависания шины, если данный бит ненулевой, то исключение зависания будет обрабатываться в пультовом режиме по вектору 160002₈, иначе обработка по вектору 000004₈ без перехода в пультовой режим
Единичное значение бита PSW11 также запрещает пультовое прерывание nIRQ1.
Бит всегда сбрасывается при входе в процедуру обработки прерывания или исключения пользовательского режима, значение бита, читаемое из вектора игнорируется.
Бит также всегда сбрасывается при выполнении инструкций RTT и RTI, значение загружаемое из стека игнорируется. Фактически данный бит может быть установлен только при входе в обработчик прерывания или исключения пультового режима (хорошо подходит инструкция HALT), а также при возврате из него инструкциями STEP и START. Инструкция MTPS не изменяет данный бит

Эти биты только маскируют некоторые прерывания и меняют характер реакции на исключение зависания шины. Установить их можно только при входе в "пультовое" прерывание или исключение, но долго они установленными не живут - первое же обычное прерывание (для PSW11) или исключение, а также RTI/RTT их обнулит. У ВМ2/ВМ3 есть реальные пультовые режимы, есть физический выход SEL, который зависит от текущего режима и во многих системах управляет адресацией памяти, в этом принципиальная разница. А у ВМ1 PSW10/11 сделаны как вспомогательные, сделаны чтобы "гасить" nIRQ1 - иначе просто невозможно написать для него нормальный обработчик.

- - - Добавлено - - -

В режиме HALT работа процессора 1801ВМ1 кардинально отличается от работы в режиме USER.

Что такого кардинального в том что зависание шины трапается по другому вектору и сохраняет текущий вектор по фиксированному адресу вместо стека? Это единственное существенное отличие. Работа самого ядра, инструкций и прочего никак не меняется.