запуск mapped системы на lsi-11 (вм1, вм2)

[form]

Реализовать ДП

И, следовательно, полноценный регистр состояния процессора, адресуемый через I/O page
И дополнительный SP.
Ну и команды MxPI.

[Advertiser]

[Hunta]

полноценный регистр состояния процессора

дополнительный SP

Пока шёл с автобуса домой - подумал.

Технически реализовать - можно.

Но а) получившееся НЕЧТО будет или охрененно по размера и по количеству микросхем или это загонять надо в что то типа FPGA (и тогда затея теряет свой смысл ещё раз чуть более чем полностью) и б) потому что, что на (любимых ретроманьяками) микрухах, что на (не)православных FPGA нужно будет реализовать от (примерно) трети до половину функционала проца - что бы на лету перехватывать - а чего он там читает с памяти (команда, источник или приёмник), а чего он собрался и куда писать - что бы вычислить содержимое (отсутствующего) внешнего PS, (отсутствующего) второго SP и на лету преобразовывать из MхPI в MOV (при передаче команды из памяти в проц) и обратно в MxPI отношении операндов, когда проц начнёт выполнять эту команду ну и тому подобное.

То есть теоретически вроде возможно, а практически... Как в одном анекдоте - Вась, а.... нахрена??

[form]

содержимое (отсутствующего) внешнего PS

В том и дело, что PS должен быть не внешним - он должен быть тем самым который в процессоре
CLx/SEx должны на него влиять, прерывания/возврат из них должны на него влиять
Ну и MFPS/MTPS должны с ним общаться (причем запись через MTPS, в отличие от прямой записи в PSW, должна еще и защищаться ДП).
Ну и до кучи: команды HALT, WAIT, RESET должны блокироваться в UM - первая прерыванием по 4/10, остальные просто работать как NOP.
Не берусь судить насколько все это реализуемо. По-моему реализация сравнима с созданием самого процессора с нуля

Ну и на закуску: системы которые используют ДП ожидают, что EIS команды сами собой разумеются. Это к вопросу про ВМ1

[Hunta]

В том и дело, что PS должен быть не внешним - он должен быть тем самым который в процессоре

Нас не будут интересовать ВСЕ биты, а только - биты приоритета. Их придётся вычислять по поведению проца. Хотя... Есть у меня некоторые сомнения по поводу того, нужны ли они будут. А вот 15-12 придётся хранить нам и в определённых ситуациях - дописывать в записываемое.

MFPS/MTPS

Ловить, обрабатывать и переделывать. Как и остальное.

сравнима с созданием самого процессора с нуля

Поэтому я и написал - реализовать ДП плюс от трети до половины проца снаружи - что сводит затею к нулю - проще реализовать в FPGA полноценный проц (чем я и балуюсь).

Но у нас тут есть мусью, любящие извращения. Флаг в руки. На FPGA я бы ещё попробовал реализовать, но смысла не вижу абсолютно. Хотя... За деньги какие только фентези не приходилось реализовывать

[form]

А вот 15-12 придётся хранить нам и в определённых ситуациях - дописывать в записываемое.

Точнее во всех перечисленных - они должны меняться по прерыванию, прямой записи в регистр, по возврату из прерывания (с учетом режима).

Ловить, обрабатывать и переделывать. Как и остальное.

Я не очень представляю как ловить. К примеру MTPS R0.
В моем понимании получается что нужен почти параллельный процессор пусть и упрощенный

[Hunta]

почти параллельный процессор пусть и упрощенный

реализовать ДП плюс от трети до половины проца снаружи

Зачем читать написанное, да?